NVIDIA利用Vera CPU加速下一代CPU和GPU的设计

NVIDIA Blog 2026/07/27 00:45 新闻

nvidia vera-cpu eda chip-design cadence synopsys cpu-acceleration

摘要

NVIDIA正与Cadence和Synopsys合作，针对其Vera CPU优化EDA应用，在下一代CPU和GPU的芯片设计流程中实现高达1.5倍的性能提升。

<div id="bsf_rt_marker"></div>现代芯片设计的复杂性持续增长，工程团队正致力于开发日益复杂的CPU、GPU和AI系统。为应对这一挑战，<a target="_blank" href="https://nvidianews.nvidia.com/news/nvidia-expands-nvidia-agent-toolkit-with-nvidia-physicsnemo-and-cuda-x-libraries-to-transform-how-the-world-engineers-designs-and-builds">NVIDIA正与行业领导者Cadence和Synopsys合作</a>，针对NVIDIA Vera CPU优化关键的电子设计自动化（EDA）应用。 NVIDIA目前正在其用于开发下一代CPU和GPU的EDA工作流程中部署Vera，展示了高性能CPU架构如何助力加速行业内一些最具挑战性的工程任务。 <h2>加速关键EDA工作负载</h2> 核心问题在于芯片生产的速度。反过来，受益于EDA工作负载提升的行业技术节奏也将加快，推动发展势头。 仿真、验证和实现技术在半导体开发中扮演着核心角色。在芯片进入制造之前，工程师们需要花费数年时间验证行为、识别边界情况，并通过数千次迭代优化设计。 尽管GPU和AI加速了芯片设计的许多方面，但一些关键的EDA工作负载仍然高度依赖CPU性能。逻辑仿真、形式验证以及部分数字实现通常依赖于快速的单核性能、高效的内存系统和强大的整体吞吐量。 这使得CPU架构成为决定工程团队验证设计、探索替代方案以及推动产品走向流片速度的重要因素。   <figure id="attachment_96871" aria-describedby="caption-attachment-96871" style="width: 960px" class="wp-caption alignnone"><img fetchpriority="high" decoding="async" class="size-medium wp-image-96871" src="https://blogs.nvidia.com/wp-content/uploads/2026/07/image3-960x720.jpeg" alt="" width="960" height="720" srcset="https://blogs.nvidia.com/wp-content/uploads/2026/07/image3-960x720.jpeg 960w, https://blogs.nvidia.com/wp-content/uploads/2026/07/image3-1680x1261.jpeg 1680w, https://blogs.nvidia.com/wp-content/uploads/2026/07/image3-1280x960.jpeg 1280w, https://blogs.nvidia.com/wp-content/uploads/2026/07/image3-1536x1153.jpeg 1536w, https://blogs.nvidia.com/wp-content/uploads/2026/07/image3-630x473.jpeg 630w, https://blogs.nvidia.com/wp-content/uploads/2026/07/image3.jpeg 1999w" sizes="(max-width: 960px) 100vw, 960px" /><figcaption id="caption-attachment-96871" class="wp-caption-text">NVIDIA波特兰数据中心中的Vera集群。</figcaption></figure> <h2>展示与Cadence和Synopsys的早期成果</h2> NVIDIA的初步测试涵盖了几款领先的EDA应用。结果凸显了Vera加速现代芯片设计中两个计算密集型阶段的能力。对选定的生产级工作流程的早期测试显示出令人鼓舞的结果。 Cadence Jasper形式验证平台采用智能证明技术和机器学习，在设计周期早期发现并修复漏洞，提升验证效率。 Synopsys VCS是一款高性能功能验证解决方案，用于在制造前模拟和验证复杂的芯片设计，在测试中使用了相同数量的核心。 两款应用在选定工作负载上均显示出高达1.5倍的性能提升。 除基准测试结果外，NVIDIA正与这两家公司密切合作，开展应用分析、软件优化和系统级调优，旨在逐步提升更广泛工作流程的工程效率。 <h2>将Vera引入设计流程</h2> NVIDIA正在其用于创建未来NVIDIA处理器的EDA工作流程中全面部署Vera。 Vera结合了88个定制NVIDIA Olympus CPU核心、高效LPDDR5X内存子系统以及第二代NVIDIA可扩展一致性互连架构，旨在为严苛的工程应用提供强大的单核性能、高内存带宽和持续低延迟。 这些能力对于混合了延迟敏感型作业与跨计算集群大规模回归测试的工作负载尤为重要。更快的执行速度可以缩短单次验证运行时间，而更高的吞吐量使工程师能够在相同的开发周期内评估更多设计选项并完成更多验证。 <h2>从RTL到硅片</h2> 在定义处理器的架构和微架构之后，工程师在寄存器传输级（RTL）描述其大部分行为。随后，多种验证和实现技术协同工作，将该设计转化为可制造的硅片。 这些工作流程涵盖逻辑仿真、形式验证、回归测试和数字实现，帮助工程师验证功能、识别边界情况并将设计转化为可制造的硅片。 由于这些阶段相互关联，验证吞吐量的提升有助于组织更早地发现问题，并减少代价高昂的下游设计迭代。 <h2>用NVIDIA CPU打造未来NVIDIA芯片</h2> Vera在NVIDIA自身工程工作流程中的部署反映了一项更广泛战略：用最适合任务的计算架构加速每个工作负载。 在EDA领域，GPU和AI持续加速许多算法，而高性能CPU对于关键的仿真、验证和实现工作负载仍然不可或缺。它们共同助力提升整个设计周期的性能。 展望未来，NVIDIA计划在Vera基础上推出搭载NVIDIA Rigel核心的下一代Rosa CPU，同时在其CPU路线图上持续优化领先的EDA应用。 通过使用NVIDIA CPU来帮助设计未来的NVIDIA CPU和GPU，该公司正在硅设计、软件优化和系统工程之间建立一个持续反馈循环，每一代都助力构建下一代。 了解更多关于NVIDIA的信息，请访问<a target="_blank" href="https://www.nvidia.com/en-us/events/dac/">DAC 2026</a>。

查看原文

查看缓存全文

缓存时间: 2026/07/27 01:44

# NVIDIA 借助 Vera CPU 加速下一代 CPU 和 GPU 的设计来源：https://blogs.nvidia.com/blog/vera-cpu-eda/ 现代芯片设计的复杂性持续增长，工程团队正致力于开发日益精密的 CPU、GPU 和 AI 系统。为应对这一挑战，NVIDIA 正与行业领导者 Cadence 和 Synopsys（https://nvidianews.nvidia.com/news/nvidia-expands-nvidia-agent-toolkit-with-nvidia-physicsnemo-and-cuda-x-libraries-to-transform-how-the-world-engineers-designs-and-builds）合作，针对 NVIDIA Vera CPU 优化关键电子设计自动化（EDA）应用。 NVIDIA 现已将 Vera 部署于用于开发其下一代 CPU 和 GPU 的 EDA 工作流中，展示了高性能 CPU 架构如何助力加速行业中最具挑战性的工程任务。 ## **加速关键 EDA 工作负载** 关键所在是芯片生产的速度，进而影响受益于增强型 EDA 工作负载的行业技术节奏，从而驱动发展动力。仿真、验证和实现技术在半导体开发中扮演核心角色。在芯片投入制造前很长一段时间，工程师们要花费数年时间验证行为、识别边界案例，并通过数千次迭代优化设计。虽然 GPU 和 AI 已加速了芯片设计的许多环节，但若干关键 EDA 工作负载仍高度依赖 CPU 性能。逻辑仿真、形式验证以及数字实现的某些部分，通常依赖于快速单核、高效内存系统和强大的整体吞吐能力。这使得 CPU 架构成为决定工程团队验证设计、探索替代方案以及推动产品走向流片速度的重要因素。 *位于 NVIDIA 波特兰数据中心的 Vera 集群。* ## **突出与 Cadence 和 Synopsys 的初步成果** NVIDIA 的初步测试涵盖了多款领先的 EDA 应用。结果凸显了 Vera 在加速现代芯片设计中两个计算最密集阶段的能力。在选定的生产级工作流上的早期测试显示出令人鼓舞的成果。 Cadence Jasper 是一款形式验证平台，利用智能证明技术和机器学习来早期发现并修复漏洞，提升验证效率。 Synopsys VCS 是一款高性能功能验证解决方案，用于在制造前仿真和验证复杂芯片设计，测试中使用了相同数量的内核。这两款应用在选定工作负载上均展现出高达 1.5 倍的性能提升。除了基准测试结果，NVIDIA 正与这两家公司紧密合作，进行应用剖析、软件优化和系统级调优，旨在随着时间的推移，在更广泛的工作流中提高工程生产力。 ## **将 Vera 引入设计流程** NVIDIA 正在将 Vera 部署于用于创建未来 NVIDIA 处理器的所有 EDA 工作流中。 Vera 结合了 88 个定制的 NVIDIA Olympus CPU 核心、高效 LPDDR5X 内存子系统以及第二代 NVIDIA 可扩展一致性结构，旨在为要求严苛的工程应用提供强劲的单核性能、高内存带宽和持续的低延迟。这些能力对于混合延迟敏感型任务和大规模回归测试的工作负载尤为重要。更快的执行速度可缩短单次验证运行时间，而更高的吞吐量使工程师能够在相同的开发周期内评估更多设计替代方案并完成更多验证。 ## **从 RTL 到硅片** 在定义处理器的架构和微架构后，工程师在寄存器传输级（RTL）中描述其大部分行为。随后，多种验证和实现技术协同工作，将该设计转化为可制造的硅片。这些工作流涵盖逻辑仿真、形式验证、回归测试和数字实现，帮助工程师验证功能、识别边界案例，并将设计转化为可制造的硅片。由于这些阶段相互关联，验证吞吐量的提升有助于组织更早发现问题，并减少成本高昂的下游设计迭代。 ## **用 NVIDIA CPU 构建未来 NVIDIA 芯片** Vera 在 NVIDIA 自身工程工作流中的部署反映了一项更广泛的策略：使用最适合任务的计算架构加速每一种工作负载。在 EDA 领域，GPU 和 AI 持续加速许多算法，而高性能 CPU 对于关键的仿真、验证和实现工作负载仍然不可或缺。两者协同作用，有助于提升整个设计周期的效率。展望未来，NVIDIA 计划在 Vera 的基础上推出下一代 Rosa CPU（采用 NVIDIA Rigel 核心），同时继续在其 CPU 路线图上优化领先的 EDA 应用。通过使用 NVIDIA CPU 帮助设计未来的 NVIDIA CPU 和 GPU，公司正在硅片设计、软件优化和系统工程之间建立一个持续的反馈循环，每一代产品都助力构建下一代。 *在 **DAC 2026** 上进一步了解 NVIDIA*（https://www.nvidia.com/en-us/events/dac/）*。*

NVIDIA利用Vera CPU加速下一代CPU和GPU的设计

相似文章

NVIDIA Vera CPU 以‘重拳出击’之势挑战竞争对手

NVIDIA刚刚发布了全新的Vera CPU——据称比x86快两倍

NVIDIA Vera CPU 开启洛斯阿拉莫斯国家实验室代理科学 AI 之路

AI创新者采用NVIDIA Vera — 大规模最高单线程CPU为何至关重要

Vera到来：英伟达首款为智能体打造的CPU抵达顶级AI实验室

提交意见反馈