MacroAgent：基于LLM智能体设计的轮廓算法的宏合规性感知合法化

# 规则感知型宏单元合法化：采用LLM智能体设计的轮廓算法  
来源：https://arxiv.org/html/2608.24946  

## MacroAgent：采用LLM智能体设计的轮廓算法实现规则感知型宏单元合法化  
期刊：TODAES  
CCS：EDA硬件软件工具  
CCS：EDA硬件方法  
姚旭峰  
单位：香港中文大学  
赵宇轩  
单位：香港中文大学  
卢允涛  
单位：香港中文大学  
廖培宇  
单位：香港中文大学  
张作栋  
单位：北京大学  
林毅波  
单位：北京大学  
虞飞  
单位：香港中文大学  
© 无  

### 摘要  
宏单元构成了现代超大规模集成电路（VLSI）设计中核心区域的大部分。此外，宏单元的位置对最终质量（QoR）有显著影响，而宏单元合法化通常是确定宏单元位置的最后一步。然而，现有的宏单元合法化方法要么缺乏鲁棒性，要么计算成本过高，要么忽略了宏单元之间的规则性。为解决这些局限性，我们提出了MacroAgent。这个新颖的框架采用四阶段方法：聚类、轮廓生成、模板匹配和跨集群细化。我们提议利用大语言模型（LLMs）来发现多种有效的启发式规则感知轮廓算法。该框架成功地为宏单元合法化生成了鲁棒且有效的算法解决方案。与最先进的宏单元合法化工作相比，在TILOS和Chipyard基准测试上的实验结果表明，布局规则性提高了2到8倍，全局布线后的布线总长度减少了3%到5%，拥塞情况相当，且鲁棒性显著提升，运行时间在可接受范围内。此外，通过Cadence Innovus进行端到端布局布线评估证实，规则性的提升转化为切实的PPA增益，与DREAMPlace宏单元合法化基线相比，布线总长度降低了2.9%，TNS改善了68.3%；当集成到Innovus宏单元布局流程中时，布线总长度也降低了1.8%。  

**关键词：** 设计自动化、物理设计、宏单元合法化  

## 1\. 引言  
超大规模集成电路（VLSI）电路中的宏单元，如存储器和空间阵列，是预先设计的巨型功能模块。它们具有固定的尺寸（例如高度和宽度）和优化的结构。宏单元布局严重制约着后续的标准单元优化，而这又会通过影响布线总长度间接影响功耗、性能和面积（30 (https://arxiv.org/html/2608.24946#bib.bib43)）。宏单元合法化代表了在宏单元布局过程结束时确定合法宏单元位置的最后阶段。传统上，VLSI电路的物理设计流程由多个阶段组成，包括平面规划、宏单元布局、标准单元布局和布线。宏单元布局在设计过程中占据较早的位置，并对后续阶段产生重大影响（15 (https://arxiv.org/html/2608.24946#bib.bib40)）。此外，由于宏单元尺寸较大，微小的位置调整也会显著影响下游优化（34 (https://arxiv.org/html/2608.24946#bib.bib28)）。研究文献将宏单元布局分为两大类。第一类是混合尺寸全局布局（将宏单元和标准单元一起放置，获得大致位置），然后进行宏单元合法化（消除重叠）（23 (https://arxiv.org/html/2608.24946#bib.bib29); 2 (https://arxiv.org/html/2608.24946#bib.bib8); 33 (https://arxiv.org/html/2608.24946#bib.bib31); 11 (https://arxiv.org/html/2608.24946#bib.bib32); 39 (https://arxiv.org/html/2608.24946#bib.bib26); 20 (https://arxiv.org/html/2608.24946#bib.bib34); 34 (https://arxiv.org/html/2608.24946#bib.bib28)）。第一步放宽重叠约束，考虑多重目标。然后宏单元合法化消除剩余的重叠。第二类利用布局数据结构直接放置宏单元，通过模拟退火优化定制目标（10 (https://arxiv.org/html/2608.24946#bib.bib36); 8 (https://arxiv.org/html/2608.24946#bib.bib27); 37 (https://arxiv.org/html/2608.24946#bib.bib9); 21 (https://arxiv.org/html/2608.24946#bib.bib25); 22 (https://arxiv.org/html/2608.24946#bib.bib24)）。第一类通常比第二类中可扩展性较差的模拟退火更快（18 (https://arxiv.org/html/2608.24946#bib.bib42); 2 (https://arxiv.org/html/2608.24946#bib.bib8)）。在工业实践中，宏单元布局既依赖资深工程师的经验（例如手动布局），也依赖算法工作（2 (https://arxiv.org/html/2608.24946#bib.bib8)）。复杂的项目可能耗时数小时到数天（2 (https://arxiv.org/html/2608.24946#bib.bib8)）。工业工具Innovus提供了一种类似于研究文献中第一种宏单元布局方法的流程，包含两个命令：`place_design -concurrent_macro`（混合尺寸全局布局）和`refine_macro_place`（宏单元合法化）（18 (https://arxiv.org/html/2608.24946#bib.bib42)）。  

**参考图1：** MacroAgent框架包含四个阶段的合法化步骤。通过LLM智能体设计的规则感知轮廓算法，MacroAgent实现了工程师级别的规则化宏单元合法化结果。  

**当前宏单元合法化方法。** 大多数先前的宏单元合法化工作仅尝试最小化位移（即宏单元的移动量）。（13 (https://arxiv.org/html/2608.24946#bib.bib30)）提出了一种通过迭代调整两个约束图来计算宏单元坐标的合法化方案，通过求解线性规划问题最小化位移。（23 (https://arxiv.org/html/2608.24946#bib.bib29)）使用拼图算法提取搜索点和可行区域，并迭代放置宏单元。DREAMPlace 2.0（24 (https://arxiv.org/html/2608.24946#bib.bib35)）结合了上述两种技术，并已在（2 (https://arxiv.org/html/2608.24946#bib.bib8); 20 (https://arxiv.org/html/2608.24946#bib.bib34); 34 (https://arxiv.org/html/2608.24946#bib.bib28)）中得到应用。（33 (https://arxiv.org/html/2608.24946#bib.bib31)）设计了一种占用率感知的宏单元合法化算法，通过启发式方法迭代消除重叠。（11 (https://arxiv.org/html/2608.24946#bib.bib32)）当初始序列对不可行时，采用整数线性规划或模拟退火调整宏单元位置关系。尽管这些技术可以提高宏单元合法化的鲁棒性，但在两个方面仍显不足：第一，它们忽略了宏单元之间的规则性；第二，它们缺乏鲁棒性，因为仅有一两种启发式方法无法适应宏单元合法化中所有不同的测试用例。  

**参考图2：** 在宏单元合法化中忽略规则性的后果（红色大矩形是宏单元，蓝色小点是单元）。两种情况都使布线总长度恶化。  

**规则感知型宏单元布局。** 在先前关于宏单元布局的研究中，一个共同点是关注宏单元规则性。研究已经证实，这种规则性可以减少布线总长度并最小化死区空间（23 (https://arxiv.org/html/2608.24946#bib.bib29)），尽管这些研究中对规则性的定义差异很大。（8 (https://arxiv.org/html/2608.24946#bib.bib27)）使用成本模型进行宏单元分组和规则性惩罚，证明了布线总长度的显著减少。（21 (https://arxiv.org/html/2608.24946#bib.bib25); 22 (https://arxiv.org/html/2608.24946#bib.bib24)）利用RTL层次信息对宏单元进行聚类，并以规则模式排列它们。（34 (https://arxiv.org/html/2608.24946#bib.bib28)）将宏单元规则性定义为宏单元必须被其他宏单元或芯片边界包围的必要性，识别不规则布局并进行调整。MaskRegulate（39 (https://arxiv.org/html/2608.24946#bib.bib26)）方法实现了一种强化学习策略作为调节器来调整现有布局。（23 (https://arxiv.org/html/2608.24946#bib.bib29)）提取同类型和相似层级的宏单元，以阵列形式排列它们。它们在细化过程中考虑规则性或直接放置宏单元。  

然而，没有学术工作直接考虑宏单元布局最终合法化阶段的规则性。只有工业工具Innovus提供了一个选项`place_global_align_macro`来实现规则的宏单元合法化（18 (https://arxiv.org/html/2608.24946#bib.bib42)）。重要的是要区分我们这种聚焦于合法化的方法与构造性规则放置方法（8 (https://arxiv.org/html/2608.24946#bib.bib27); 23 (https://arxiv.org/html/2608.24946#bib.bib29); 21 (https://arxiv.org/html/2608.24946#bib.bib25); 22 (https://arxiv.org/html/2608.24946#bib.bib24); 39 (https://arxiv.org/html/2608.24946#bib.bib26)）。虽然构造性方法早期强制执行模式，但现代混合尺寸全局布局往往在优化过程中会破坏这些预定义的模式，因此它们需要保持宏单元固定。因此，我们的目标不是与布局算法竞争以生成初始结构；而是提出一种必要的补充能力：在最终合法化阶段恢复和强制执行规则性，类似于Innovus中的`place_global_align_macro`流程（18 (https://arxiv.org/html/2608.24946#bib.bib42)）。  

图3：基于通道的宏单元规则性示例。  

**规则性度量。** 尽管规则性对宏单元布局至关重要，但目前尚无普遍接受的定义。早期的研究（23 (https://arxiv.org/html/2608.24946#bib.bib29); 21 (https://arxiv.org/html/2608.24946#bib.bib25); 22 (https://arxiv.org/html/2608.24946#bib.bib24)）主要通过基于阵列的布局配置来表征规则性。（8 (https://arxiv.org/html/2608.24946#bib.bib27); 34 (https://arxiv.org/html/2608.24946#bib.bib28); 39 (https://arxiv.org/html/2608.24946#bib.bib26)）通过宏单元靠近芯片边界或在特定邻域内存在其他宏单元来定义规则性。我们普遍认同（22 (https://arxiv.org/html/2608.24946#bib.bib24)）的观点，即强制宏单元放置在布局外围已不再可行，因为这增加了所需宏单元的堆叠深度。然而，在（23 (https://arxiv.org/html/2608.24946#bib.bib29); 21 (https://arxiv.org/html/2608.24946#bib.bib25); 22 (https://arxiv.org/html/2608.24946#bib.bib24)）中，它们将宏单元约束为严格的阵列形式，没有度量标准来评估它们的规则性。我们通过计算宏单元之间的通道数引入了一种量化的宏单元规则性度量，这与先前的研究一致（23 (https://arxiv.org/html/2608.24946#bib.bib29); 21 (https://arxiv.org/html/2608.24946#bib.bib25); 22 (https://arxiv.org/html/2608.24946#bib.bib24)）。该指标反映了以下物理设计原则：过多的通道会增加死区空间并限制标准单元布局优化。如图2所示（https://arxiv.org/html/2608.24946#S1.F2），由于密度约束（34 (https://arxiv.org/html/2608.24946#bib.bib28)），被困在宏单元通道中的单元不太可能跳出通道。显然，宏单元之间的死区空间增加了布线总长度。我们的方法为正方形分配峰值规则性分数，为矩形分配高分，支持已建立的基于阵列的布局方法（23 (https://arxiv.org/html/2608.24946#bib.bib29); 21 (https://arxiv.org/html/2608.24946#bib.bib25); 22 (https://arxiv.org/html/2608.24946#bib.bib24)）。图3（https://arxiv.org/html/2608.24946#S1.F3）显示了在不规则和规则布局下的通道数量，这表明在基于阵列的布局情况下通道数量最少。为了进行归一化，在计算通道之后，我们将理论最小可能通道数除以获得的通道数。该数值小于1，指标值越接近1，实现的规则性越高。当以方形阵列排列宏单元时，我们达到了理论最小通道数。以下公式可以提供一个粗略估计：  

\(1\) a=\lfloor\sqrt{N_{\text{macro}}}\rfloor,\quad C_{\min}=2a-2,  

其中 \(N_{\text{macro}}\) 是宏单元的数量，\(a\) 是方形阵列的边长下限，\(C_{\min}\) 是理论最小通道数。直观地说，我们需要至少 \(a-1\) 个通道将宏单元分成 \(a\) 行，以及另外 \(a-1\) 个通道将宏单元分成 \(a\) 列。任何不规则的布局都会引入额外的通道。最后，规则性指数定义为：  

\(2\) R=\frac{C_{\min}}{C_{\text{actual}}},  

其中 \(C_{\text{actual}}\) 是实际通道数。为了计算 \(C_{\text{actual}}\)，我们从所有宏单元顶点坐标构建一个Hanan网格，标记被占用的单元，并迭代地将相邻的空单元合并为最大的矩形条带。交叉点处的空单元可能同时参与两个方向的合并。生成的条带数量即为 \(C_{\text{actual}}\)；详细信息在第2节提供（https://arxiv.org/html/2608.24946#S2）。图3（https://arxiv.org/html/2608.24946#S1.F3）还显示理论最小通道数为2。左右两种情况的规则性指数分别为0.5和1。  

**用于算法设计的大语言模型。** 大语言模型（LLMs）因其在各种认知任务中的出色表现而引起了广泛的研究关注（1 (https://arxiv.org/html/2608.24946#bib.bib10); 16 (https://arxiv.org/html/2608.24946#bib.bib11); 38 (https://arxiv.org/html/2608.24946#bib.bib12); 3 (https://arxiv.org/html/2608.24946#bib.bib13); 17 (https://arxiv.org/html/2608.24946#bib.bib14); 35 (https://arxiv.org/html/2608.24946#bib.bib21)）。在电子设计自动化（EDA）领域，越来越多的研究人员将LLMs用作研究工具（27 (https://arxiv.org/html/2608.24946#bib.bib15); 9 (https://arxiv.org/html/2608.24946#bib.bib16); 14 (https://arxiv.org/html/2608.24946#bib.bib17)），用于脚本/RTL生成、电路设计和问答系统。传统的自动算法设计方法，如遗传编程（GP）（6 (https://arxiv.org/html/2608.24946#bib.bib4)），需要定义一组允许的变异操作（或基元）。设计这样一组合适的基元并非易事，在实践中仍然是一个开放的挑战（32 (https://arxiv.org/html/2608.24946#bib.bib7)）。强化学习（RL）也被应用于算法设计，包括程序超优化（36 (https://arxiv.org/html/2608.24946#bib.bib6)）和发现更快的汇编级排序算法（29 (https://arxiv.org/html/2608.24946#bib.bib5)）。然而，基于RL的方法需要人类专家精心设计动作空间，而对于高级编程语言，这种设计变得困难（35 (https://arxiv.org/html/2608.24946#bib.bib21)）。此外，RL模型是针对特定任务训练的，不易推广到其他问题。相比之下，LLMs已经在大量代码上进行了训练，并从人类设计的程序中学习了常见的模式和例程。通过利用这些知识以及提示提供的上下文，LLMs可以比GP中通常使用的随机变异生成更有效的建议（35 (https://arxiv.org/html/2608.24946#bib.bib21)）。此外，LLMs不需要预定义的动作空间或变异操作，提供了更大的灵活性。