标签
一位来自第三世界的嵌入式工程师对文章‘RISC-V: They Should Have Known Better’作出回应，分享了关于RISC-V架构及其影响的见解。
David Chisnall 介绍了 CHERI，一种硬件能力架构，通过 ARM Morello、RISC-V 和 CHERIoT 微控制器等 ISA 扩展实现内存安全和细粒度隔离。该演讲强调了实用编程模型对于安全隔离的重要性。
一篇对Fiora5 CEO Darian Domocos的采访，探讨了构建RISC-V CPU IP初创企业的挑战、开源指令集的作用，以及欧洲芯片主权努力如何创造机遇。
MiCoPro 提出了一种用于混合精度量化的端到端软硬件协同设计框架，利用硬件感知代理模型在延迟约束下搜索最优的逐层位宽，并直接部署到边缘硬件，在准确率下降不到3%的情况下，实现了最高40%的延迟降低。
Comu 是一款基于 WCH CH32V203 RISC-V 微控制器的紧凑型开发板，尺寸仅为 13×9.4mm，可完全放入 USB-A 端口内，提供电容触摸、LED、GPIO 以及 USB HID/串行/大容量存储功能。它是开源的，并支持通过 ch32fun、Rust、Arduino 和 WCH 工具进行开发。
本文在嵌入式RISC-V平台上评估了Kolmogorov–Arnold网络（KAN）与MLP作为硬约束循环物理信息网络中残差分支的性能，发现KAN运行更慢、能耗更高，且在INT8量化下可靠性较低。
Dabao 评估板搭载 Baochip-1x，这是一款开源、无需 NDA 的 SoC，具有硬件安全特性和 700 MHz 四核 RISC-V I/O 协处理器，面向嵌入式开发者和爱好者。
SCI Semiconductor 宣布首款基于CHERIoT的硅实现，CHERIoT是一种基于RISC-V的安全架构，提供确定性的内存安全性和隔离性。ICENI芯片运行频率高达250 MHz，将在Embedded World上展示。
这篇博客文章探讨了如何通过在非 RISC-V 机器上使用提前重编译器来加速 RISC-V 执行，该重编译器通过尾调用连接基本块，并利用 Clang 的 preserve_none 调用约定，作为 Axiom 的 OpenVM 项目的一部分。
详细比较了 ESP32-C6 微控制器在三种软件框架（Arduino、Zephyr RTOS 和 ESP-IDF）下的功耗，使用标准化测试方法。
在 RISC-V 欧洲峰会 2026 上，Krste Asanović 宣布开放标准 ISA 状态强劲，并强调其扩展至高性能服务器级芯片，以及被 Qualcomm、Nvidia 和 Google 等主要科技公司采用。
RISCBoy 是一款开源便携游戏机，采用 RISC-V CPU 和光栅图形流水线，基于 iCE40 FPGA 实现。该项目包含处理器设计、图形硬件、PCB 布局，并且完全开源。
一本涵盖RISC-V微处理器和系统芯片详细设计的教材，包括用于单发射、超标量和多核实现的开源SystemVerilog代码和测试用例。
作者使用65536个低成本RISC-V微控制器（CH570）自制了一个GPU类并行计算集群，实现了QVGA分辨率渲染，并解决了电源、散热和编程自动化等工程挑战。
一位硬件爱好者使用8192个RISC-V微控制器（CH570）构建了一个浸没式冷却的超级集群，并分享了在时钟、SPI信号和产能方面的挑战与解决方案。
Tenstorrent在TT-Deploy Japan上宣布，其硬件上对Kimi K2.6、LTX 2.3和DeepSeek-R1实现了更快的AI推理，此外还推出了可授权的TT-Ascalon S RISC-V CPU，用于生成式AI代理应用。
Pine64推出了PineVoice，一款面向Home Assistant爱好者的50美元RISC-V智能音箱，采用开源固件并通过Wyoming协议实现本地语音控制。
QSOE 0.1，一个受QNX启发、具有可选内核（Skimmer微内核或seL4）的操作系统已发布。它面向64位RISC-V硬件，采用Apache-2.0许可证。