risc-v

本仓库提供了 RISC-V 模拟器的源代码，以及从零开始构建一个最小 Linux 系统的教程，包括设备模拟和 WebAssembly 支持。

Afonso Oliveira 报道称，Omarchy 正在 RISC-V 架构上运行，搭载 SpacemiT K3 芯片，使用树外内核，并旨在在开源硬件上进一步开发。

本文以模拟RISC-V CPU为例，阐述如何在新平台上移植Linux内核，包含设置最小硬件组件的分步指导与代码实现。

Rust 编写的 RISC-V 解释器的更新，支持模块化、no_std、编译时执行，并严格符合规范，同时利用了众多 Rust nightly 版本的特性。

SiFive推出了其首款服务器平台BigSky SF-2U870，配备32个RISC-V核心、DDR5内存并支持PCIe 5.0，标志着RISC-V在高性能计算领域迈出重要一步。

CPython 已正式将 RISC-V 架构添加为三级支持平台，使 Python 能在开源指令集硬件上运行。

在 Hot Chips 2026 上，Nvidia 宣布了将 CUDA 支持扩展到 RISC-V CPU 的计划，概述了具体的硬件要求，如服务器级CPU、ACPI和PCIe一致性，以实现高效的GPU计算。

Espressif 已为基于 ESP32-S31 RISC-V 的开发板发布 Linux 开发板支持包，从而在该平台上实现 Linux 开发。

egos-2000是一个教学操作系统项目，仅用2000行代码实现操作系统核心组件，三层架构清晰，支持RISC-V平台，配套教材提供9个课程项目，便于学习和实践。

由TSMC制造的阿里巴巴XuanTie C950 RISC-V芯片，现能以30 tps原生运行Qwen-3.8 27B AI模型，体现了垂直整合能力，并支持高效的边缘AI部署。

一位来自第三世界的嵌入式工程师对文章‘RISC-V: They Should Have Known Better’作出回应，分享了关于RISC-V架构及其影响的见解。

一项对比 RISC-V RVA23 与 ARMv9 计算机架构的小实验。

Dmitry.GR 批评了RISC-V的设计，认为它并非对所有用例都最优，尤其是在微控制器领域，因为代码密度和中断延迟的问题。

David Chisnall 介绍了 CHERI，一种硬件能力架构，通过 ARM Morello、RISC-V 和 CHERIoT 微控制器等 ISA 扩展实现内存安全和细粒度隔离。该演讲强调了实用编程模型对于安全隔离的重要性。

一篇对Fiora5 CEO Darian Domocos的采访，探讨了构建RISC-V CPU IP初创企业的挑战、开源指令集的作用，以及欧洲芯片主权努力如何创造机遇。

MiCoPro 提出了一种用于混合精度量化的端到端软硬件协同设计框架，利用硬件感知代理模型在延迟约束下搜索最优的逐层位宽，并直接部署到边缘硬件，在准确率下降不到3%的情况下，实现了最高40%的延迟降低。

Comu 是一款基于 WCH CH32V203 RISC-V 微控制器的紧凑型开发板，尺寸仅为 13×9.4mm，可完全放入 USB-A 端口内，提供电容触摸、LED、GPIO 以及 USB HID/串行/大容量存储功能。它是开源的，并支持通过 ch32fun、Rust、Arduino 和 WCH 工具进行开发。

本文在嵌入式RISC-V平台上评估了Kolmogorov–Arnold网络（KAN）与MLP作为硬约束循环物理信息网络中残差分支的性能，发现KAN运行更慢、能耗更高，且在INT8量化下可靠性较低。

Dabao 评估板搭载 Baochip-1x，这是一款开源、无需 NDA 的 SoC，具有硬件安全特性和 700 MHz 四核 RISC-V I/O 协处理器，面向嵌入式开发者和爱好者。

SCI Semiconductor 宣布首款基于CHERIoT的硅实现，CHERIoT是一种基于RISC-V的安全架构，提供确定性的内存安全性和隔离性。ICENI芯片运行频率高达250 MHz，将在Embedded World上展示。