用于宏布局生成的物理引导几何扩散

# 物理引导几何扩散用于宏单元布局生成
来源：https://arxiv.org/html/2605.16451
Jinsung Jeon∗2,3††作者在加州大学圣地亚哥分校期间完成工作。Seokhyeong Kang4 1POSTECH人工智能研究所 2KAIST InnoCORE LLM 3首尔大学 4浦项科技大学 \{jh.yoon, shkang\}@postech.ac.kr, [email protected]

###### 摘要

宏单元布局是超大规模集成电路物理设计中的关键阶段，从根本上决定芯片整体性能。近年来数据驱动的布局方法展现出显著潜力，但常常难以处理顺序依赖关系，并在拓扑连接性与物理约束之间取得平衡。为弥合这一差距，我们提出MacroDiff+，一种物理引导的几何扩散框架。具体而言，我们设计了一种双域去噪架构，将异构图神经网络编码的拓扑连接性与Transformer建模的全局几何上下文相结合。此外，我们引入物理引导采样（Physics-Guided Sampling），这是一种推理策略，通过显式梯度主动引导生成过程，确保统计合理性与物理有效性兼具。在ISPD2005 MMS基准测试上，MacroDiff+在最短布线长度上比最先进的基线方法降低6.1–6.2%。值得注意的是，在先验方法无法收敛的大规模设计上，MacroDiff+展现出优越的稳定性和可扩展性。源代码提供在https://github.com/jhy00n/MacroDiff-plus。

## 1 引言

宏单元布局是物理设计阶段，确定大型预设计电路块（如存储器阵列、IP核和模拟模块）在芯片画布上的位置。随着现代片上系统（SoC）设计复杂度不断提升，集成越来越多的宏单元与大量标准单元，宏单元布局的质量已成为芯片成功的关键决定因素Agnesina等 (2023)。此阶段的决策会对后续设计阶段产生级联效应，最终决定功耗、性能和面积（PPA）指标Tseng (2024)。

然而，宏单元布局本质上是一个极具挑战性的组合优化问题。搜索空间随宏单元数量呈指数级增长，因为每个宏单元必须在芯片画布上分配位置和朝向Mirhoseini等 (2021)。这种复杂性使得穷举搜索在计算上不可行，而经验丰富的工程师进行手动布局需要数周乃至数月的迭代努力，成为设计流程的关键瓶颈Gao等 (2022)。这些挑战推动了自动化宏单元布局方法的发展，以高效探索设计空间并提供一致、高质量的解决方案。

为解决这些复杂性，自动化宏单元布局主要遵循两种范式：基于优化和基于强化学习（RL）的方法。基于优化的方法Agnesina等 (2023); Shi等 (2023)将布局表述为连续或黑箱优化问题，利用强大的求解器导航设计空间。类似地，基于RL的方法Mirhoseini等 (2021); Lai等 (2022,2023)将该任务视为顺序马尔可夫决策过程，逐个放置宏单元。然而，尽管取得进展，这些方法在AI方法论上存在根本性局限。优化求解器通常难以应对高维空间并陷入局部最优，而RL的顺序公式化引入固有序依赖，阻碍了全局依赖关系的同步优化。

近来，扩散模型已成为一种有前景的生成范式，解决了其中一些局限Ho等 (2020); Trippe等 (2023); Sun和Yang (2023)。通过迭代去噪同时生成所有宏单元位置，扩散模型天然捕获全局上下文，没有RL的序依赖，其随机采样自然探索局部最优之外的多样化解，后者是优化求解器所陷。然而，现有基于扩散的布局方法Lee等 (2025)纯粹将问题视为几何模式生成，未能显式建模从根本上决定布线长度优化的电路网表拓扑。这种几何生成与拓扑目标之间的脱节导致收敛不稳定和次优的布线长度，先验工作中的高方差即为明证。

为调和这一脱节，我们提出MacroDiff+，一种物理引导的几何扩散框架，显式协同拓扑连接性与空间约束。主要贡献如下：

- •**双分支去噪架构**：我们提出一种新颖架构，集成异构图神经网络（Hetero GNN）进行拓扑编码和Transformer进行全局空间上下文。
- •**物理引导采样**：我们引入一种推理时机制，通过物理目标的显式梯度引导生成轨迹，确保生成的解满足超出学习分布捕获范围的硬约束。
- •**实证验证**：在ISPD2005基准测试上的实验表明，与基于RL和基于优化的基线相比，HPWL降低6.1–6.2%，稳定性显著提升，并成功扩展到先验方法无法收敛的大型设计。

## 2 背景与相关工作

### 2.1 VLSI中的宏单元布局

宏单元布局显著影响最终芯片布局的PPA指标。由于糟糕的布局决策可能导致不可逆的布线故障和时序违反，实现最优宏单元配置至关重要Chen等 (2023a); Xue等 (2024)。经典启发式方法如模拟退火Sechen和Sangiovanni-Vincentelli (2003)和力导向方法Chan等 (2005)奠定了该领域的基础。然而，这些方法难以应对现代SoC设计的可扩展性和异构性Qiu等 (2023)。因此，近期研究转向高级优化和机器学习（ML）技术，以导航这一复杂的组合搜索空间。

#### 2.1.1 基于优化的方法

基于优化的方法通常将布局表述为连续或黑箱优化问题。例如，AutoDMPAgnesina等 (2023)通过自动调参分析型布局器DREAMPlaceChen等 (2023b)来提升混合尺寸布局质量。它利用多目标树形结构帕累托估计器（贝叶斯优化）高效优化布线长度和拥塞等PPA代理目标。类似地，WireMask-BBOShi等 (2023)将宏单元布局视为黑箱优化问题。它不纯粹依赖分析型求解器，而是通过连续坐标表示解，并采用布线掩码引导的评估，利用进化算法贪心改进布局。

这些方法虽然利用强大求解器最小化半周长布线长度（HPWL）等目标，并在局部细化中表现出有效性，但面临显著挑战。它们通常运行时间过长，难以导航由离散物理约束表征的非凸优化景观，且其性能高度依赖初始化的质量。

#### 2.1.2 基于RL的方法

借助深度学习的进步，基于RL的方法通常将宏单元布局表述为顺序马尔可夫决策过程（MDP）。通过深度RL进行芯片布局Mirhoseini等 (2021)引起广泛关注，证明RL代理可以通过顺序预测单元最佳位置，在数小时内超越人类专家。在此基础上，MaskPlaceLai等 (2022)将该问题重新表述为学习像素级视觉表示。它利用卷积神经网络处理位置、布线和视图掩码，并基于增量HPWL变化提供密集奖励，保证无重叠布局。此外，ChiPFormerLai等 (2023)利用决策Transformer进行离线RL，实现可迁移策略，只需最小微调即可泛化到新电路。

尽管能够学习复杂策略，这些基于RL的方法存在内在结构局限。布局决策的顺序性引入序依赖，早期次优决策会传播，使得同时优化所有宏单元的全局上下文变得困难。此外，这些方法通常饱受样本效率低下困扰，并在未见设计上产生显著计算成本或需要大量重训练。

表1: 电路图输入特征总结。

### 2.2 生成式扩散模型

扩散模型已成为一种强大的生成范式，能够通过学习逆转逐步添加噪声的过程来建模复杂连续分布Ho等 (2020)。与依赖顺序决策的RL方法不同，扩散模型同时为所有对象生成整体解，使其天然适合芯片布局的组合特性。

#### 2.2.1 扩散模型基础

作为扩散模型的代表性框架，去噪扩散概率模型（DDPMs）Ho等 (2020)通过两条马尔可夫链刻画生成过程：一条固定的**前向过程**\(q\)逐步添加高斯噪声，一条学习到的**反向过程**\(p_\theta\)迭代恢复原始数据。核心目标是训练网络\(\epsilon_\theta(x_t,t)\)预测添加到输入中的噪声\(\epsilon\)。这通过最小化简化均方误差（MSE）实现：

\[
\mathcal{L}_{\text{simple}}(\theta)=\mathbb{E}_{t,x_0,\epsilon}\left[\|\epsilon-\epsilon_\theta(x_t,t)\|^2\right]. \tag{1}
\]

通过最小化这一目标，模型隐式学习得分函数\(\nabla_x\log p(x)\)，引导从随机噪声到结构化布局的生成。我们在附录A中提供详细数学预备知识。

#### 2.2.2 宏单元布局的生成式扩散

最近，ChipDiffusionLee等 (2025)开创了该范式在VLSI中的应用，将宏单元布局视为图像生成任务。通过利用扩散的连续空间建模能力，它克服了基于优化方法的局部最优问题和RL的顺序局限。然而，现有扩散方法通常依赖基于图像的表示或合成数据，频繁忽略真实网表中存在的精确**拓扑连接性**。通过纯粹将布局视为几何生成任务，它们缺乏显式机制在去噪过程中平衡布线长度最小化与严格的物理约束（例如重叠）。

## 3 所提方法

为克服这些局限，我们提出MacroDiff+，一种物理引导的图扩散框架。与先验仅几何方法不同，我们的方法使用异构图显式建模电路拓扑，并基于物理梯度引导生成过程。

### 3.1 问题形式化与训练目标

我们将宏单元布局表述为异构图\(\mathcal{G}=(\mathcal{V},\mathcal{E})\)上的生成任务。节点集\(\mathcal{V}\)分为宏单元节点\(\mathcal{V}_m\)和网表节点\(\mathcal{V}_n\)，其中边\(\mathcal{E}\)表示引脚级连接。每个宏单元节点\(v_i\in\mathcal{V}_m\)由其固定尺寸\((w_i,h_i)\)刻画，而布局解由坐标\(x\in\mathbb{R}^{|\mathcal{V}_m|\times 2}\)表示，对应左下角。我们的目标是生成最优位置\(x\)，在严格满足非重叠约束的同时最小化半周长布线长度（HPWL）。表1总结了MacroDiff+中使用的完整特征集。节点和边的输入特征详细说明见附录B。

为训练我们的去噪网络\(\theta\)，我们遵循标准扩散训练范式。具体而言，模型被优化以预测在给定时间步\(t\)添加到干净布局\(x_0\)中的噪声\(\epsilon\)。训练目标通过最小化添加噪声与双分支架构预测噪声之间的均方误差来定义，如公式(1)所示。通过优化这一目标，模型学会捕获电路连接性与空间约束的联合分布，从而能够从随机噪声生成高质量宏单元布局。

参见说明图1: MacroDiff+中双分支噪声预测网络的整体框架。该架构集成了来自Hetero GNN的拓扑见解，产生宏单元嵌入（\(H_{macro}\)）和以网表为中心的噪声（\(\epsilon_{net}\)），以及来自Transformer的全局几何上下文，产生以宏单元为中心的噪声（\(\epsilon_{cell}\)）。噪声公式化模块融合这些输出，生成最终坐标噪声\(\epsilon_\theta(x_t,t)\)。

### 3.2 双分支去噪架构

为生成高质量布局，模型必须同时捕获局部连接性（拓扑）和全局空间关系（几何）。我们设计了一种双分支架构（参见图1），分别通过Hetero GNN和Transformer处理这两种模态。

#### 3.2.1 异构图神经网络（Hetero GNN）

Hetero GNN作为我们框架的拓扑骨干，专门设计用于处理网表的非欧几里得结构。由于宏单元布局本质上由连接性驱动——关键网表相连的宏单元必须靠近放置——捕获这些依赖关系至关重要。我们采用关系图