标签
本文介绍了PlaceReasoner-Beta，一个验证器引导的多智能体框架，将宏单元放置重新表述为VLSI物理设计中的推理问题，在时序和线长方面实现了显著改进。同时，本文还介绍了PlaceReasoner-Bench，这是一个开放基准测试，用于评估使用布线后PPA和DRC的方法。
芯片设计师认为AI短期内不会取代芯片设计师，强调AI芯片设计中的复杂挑战，并预告了一篇涵盖DAC会议见解和RTL编码的专家级文章。
MAGE是一个多模态多智能体框架，通过结合结构化布局规划规则、视觉检查和迭代优化，改进了VLSI物理设计中的宏布局，在时序指标上优于商业布局工具和人类专家。
本文提出FusionCell，一种双模态预测器，通过交叉注意力机制融合版图几何和网表拓扑，实现准确快速的标准单元性能预测，平均绝对百分比误差（MAPE）为0.92%，相比传统仿真加速数个数量级。
提出MacroDiff+，一种用于VLSI设计中宏布局的物理引导几何扩散框架，在ISPD2005基准测试上实现了6.1–6.2%的线长减少，具有卓越的稳定性和可扩展性。