FusionCell：基于交叉注意力的版图几何与网表拓扑融合方法用于标准单元性能预测

# FusionCell：面向标准单元性能预测的布局几何与网表拓扑交叉注意力融合

###### 摘要

标准单元构成了数字电路的基本构建块，因此其时延和功耗对芯片级性能至关重要；然而，表征仍然依赖于缓慢的仿真扫描，许多快速预测器忽略了布局几何，缺失了耦合和布局相关效应。挑战在于如何联合表示布局几何和网表拓扑，以便模型能够捕捉细粒度的空间细节以及结构连接性，从而实现准确的性能预测。我们提出FusionCell，一种双模态预测器，它将布线后的布局几何和网表拓扑作为输入，并在统一模型中显式融合它们。一个DeiT编码器处理三层布线布局，而一个图变换器对异构器件/网图进行建模。两种模态通过一种拓扑引导机制进行集成，其中网表充当结构化的“地图”，主动查询布局中相关的物理区域，以实现联合的几何和拓扑推理。我们基于ASAP7 PDK构建了一个7nm数据集，使用自动工具包含超过19.5k个单元，涵盖149种类型，针对六个指标：信号上升/下降时延、转换时间和功耗。实验结果表明，FusionCell降低了回归误差（平均MAPE为0.92%），并提高了与基线的斯皮尔曼/肯德尔排序相关性，同时与电路仿真相比，将表征过程加速了数个数量级。

AI for EDA, 模态融合, 标准单元预测

## 1. 引言

参见图注图1：传统表征、先前ML方法与FusionCell之间的比较。传统流程（R/C提取+仿真）准确但缓慢。先前的ML方法（例如，仅视觉或仅网表）为了速度牺牲了准确性，常常无法捕捉布局效应或拓扑约束。FusionCell通过拓扑引导融合实现了高速（毫秒级）和金标准工具的高相关性。标准单元是数字VLSI设计的基础(Weste and Harris,2011 (https://arxiv.org/html/2605.20287#bib.bib2); Kang and Leblebici,2003 (https://arxiv.org/html/2605.20287#bib.bib4))，其性能（包括时延和功耗）直接影响整体芯片指标。这种性能由布局几何（决定寄生电阻和电容）和网表拓扑（器件连接、驱动强度、IO扇出）共同决定。如图1 (https://arxiv.org/html/2605.20287#S1.F1)所示，标准单元表征传统上涉及一个缓慢的多步骤流程：从布局中提取电阻和电容（R/C）值并运行详尽的仿真扫描，这可能需要数天才能完成整个库的表征。相比之下，FusionCell在单次前向传播中近似了这一过程，在毫秒级内提供结果——实现了104×\mathbf{10^{4}\times}的加速比——同时保持与金标准工具的高相关性。在先进节点，设计技术协同优化（DTCO）流程会生成大量驱动强度和布局变体以提升整体芯片性能。即使有工业自动化(Klemmeet al.,2020 (https://arxiv.org/html/2605.20287#bib.bib7); Chenet al.,2025 (https://arxiv.org/html/2605.20287#bib.bib6))，在这些广阔的设计空间中进行详尽的表征已不再可行，这使得加速工具变得迫切。

因此，需要一个快速的、对布局依赖的R/C效应保持敏感同时仍尊重网表拓扑的标准单元评估器。放弃布局会低估布局引起的时延和功率偏移；放弃网表则会丢失拓扑约束。关键在于如何融合布局几何和网表拓扑，使模型能够区分细微的布局差异并遵守电气连接性，从而实现对标准单元布局质量的快速迭代以提升整体芯片性能。

一些研究工作(Maet al.,2024 (https://arxiv.org/html/2605.20287#bib.bib5); Liuet al.,2025 (https://arxiv.org/html/2605.20287#bib.bib8); Chenget al.,2024 (https://arxiv.org/html/2605.20287#bib.bib14); Malliket al.,2013 (https://arxiv.org/html/2605.20287#bib.bib18))通过以连接为中心的图神经网络（GNN(Yanget al., (https://arxiv.org/html/2605.20287#bib.bib30))）和图变换器(Shehzadet al.,2024 (https://arxiv.org/html/2605.20287#bib.bib16))来加速标准单元评估。它们捕捉了网表结构，但忽略了显式的布局几何，模糊了布局引起的R/C效应。生成式表征库(Wuet al.,2024 (https://arxiv.org/html/2605.20287#bib.bib1))和特征驱动的回归器(Klemme and Amrouch,2021 (https://arxiv.org/html/2605.20287#bib.bib15))加速了评估，但依赖于手工描述符，并且仍然以网表为中心。ProtoCellLayout(Luoet al.,2025 (https://arxiv.org/html/2605.20287#bib.bib32))引入了布局信息，但仍在特定图中建模布局几何，缺乏网表拓扑与布局几何之间的显式对齐以进行细粒度的性能推理。

在标准单元本身之外，电路表示工作涵盖了以网表为中心的GNN/GTN代理和粗略的布局增强图(Maet al.,2024 (https://arxiv.org/html/2605.20287#bib.bib5); Liuet al.,2025 (https://arxiv.org/html/2605.20287#bib.bib8); Chenget al.,2024 (https://arxiv.org/html/2605.20287#bib.bib14); Luoet al.,2025 (https://arxiv.org/html/2605.20287#bib.bib32))，仅视觉的布局回归器（忽略网标识和详细布线几何）(Zhaoet al., (https://arxiv.org/html/2605.20287#bib.bib23); Zhuet al.,2022 (https://arxiv.org/html/2605.20287#bib.bib29))，以及旨在用于更高级别设计的多模态或RTL到布局蒸馏方法(Wanget al., (https://arxiv.org/html/2605.20287#bib.bib21);Peiet al., (https://arxiv.org/html/2605.20287#bib.bib28); Wuet al.,2025 (https://arxiv.org/html/2605.20287#bib.bib27))。在标准单元层面，布局和网表必须同步变化：网表定义了性能包络，而布局引起的R/C效应决定了你在包络内的最终位置。因此，将布局几何显式地与网表拓扑联系起来，对于保持真实的连接性（而非被视觉纹理误导）至关重要。

随着变换器(Vaswaniet al.,2017 (https://arxiv.org/html/2605.20287#bib.bib11))的出现，诸如Vision Transformer（ViT）(Dosovitskiyet al.,2021 (https://arxiv.org/html/2605.20287#bib.bib9))和Data-efficient Image Transformer（DeiT）(Touvronet al.,2021 (https://arxiv.org/html/2605.20287#bib.bib10))等模型在捕捉长距离依赖方面超越了卷积神经网络（CNN）(Heet al.,2015 (https://arxiv.org/html/2605.20287#bib.bib12))，从而能够在跨距离的布局区域之间实现更细粒度的关联，进而支持更全面的电路性能评估。此外，图变换器(Yunet al.,2019 (https://arxiv.org/html/2605.20287#bib.bib17); Shehzadet al.,2024 (https://arxiv.org/html/2605.20287#bib.bib16))为异构电路图提供了显式的边编码，捕捉了更丰富的结构上下文，用于下游预测。尽管它们能力强大，但一个主要挑战仍然存在：设计能够充分利用模型能力来捕捉几何细节和图结构的布局和网表表示，并融合这些模态以实现稳健的标准单元性能预测。

本文提出了FusionCell，一种双模态标准单元性能预测器，它将布线后的布局几何和网表拓扑作为必要输入，并通过显式的多模态融合框架在单次前向传播中近似金标准表征。直观地说，这种方法类似于使用原理图（网表）作为地图，在卫星图像（布局）中定位特定组件和连接，确保像素级细节在其正确的功能上下文中被解读。FusionCell建立在这样的原则之上：布局引起的R/C效应必须在正确的电气连接性下进行解读，而不是独立学习或通过后期融合。为此，我们使用一个保留性能关键金属和通孔几何的DeiT骨干网络对多层布线布局（包括金属布线层M0、M1和M2）进行编码，并使用一个图变换器在异构器件-网图上建模网表，显式区分连接性和相关性。两种模态通过这样的方式融合：网表拓扑引导几何证据的聚合，防止模态坍塌和仅视觉的捷径；这是通过拓扑引导的图查询/图像键交叉注意力实现的。FusionCell针对六个关键的时延和功耗指标（信号上升/下降时延、转换时间和功耗）。我们进一步使用自动标准单元布局生成工具(Guo and Lin,2025 (https://arxiv.org/html/2605.20287#bib.bib3))，基于ASAP7 PDK生成了一个包含超过19.5k个单元（涵盖149种类型）的7nm数据集。在这个基准测试上，与ProtoCellLayout(Luoet al.,2025 (https://arxiv.org/html/2605.20287#bib.bib32))相比，FusionCell在所有目标上实现了更低的误差（平均MAPE为0.92%），并且与金标准结果相比，在单元变体排序相关性方面持续更强，证明了显式布局-网表融合的有效性。

我们的贡献总结如下：

- •我们提出了FusionCell，一种双模态标准单元性能预测器，通过拓扑引导的多模态融合联合建模布线后的布局几何和网表拓扑，实现了准确且排序稳定的性能预测。
- •我们提出了一种面向布线布局的保几何表示和编码策略，它保留了多个布线层中R/C关键的金属和通孔信息，使得能够从布局几何进行细粒度的空间推理。
- •我们引入了一种基于异构器件-网图的拓扑感知网表建模策略，它显式捕捉了器件-网连接性和网-网耦合，为标准单元性能预测实现了具有电气意义的结构化表示。
- •我们使用自动标准单元布局生成工具(Guo and Lin,2025 (https://arxiv.org/html/2605.20287#bib.bib3))，基于ASAP7 PDK生成了一个7nm数据集（>19.5k个单元，涵盖149种单元类型）。在这个基准测试上，FusionCell在六个关键的时延和功耗目标上实现了0.92%的平均MAPE，并相对于仅视觉和先前的多模态基线提高了单元变体排序相关性。

## 2. 预备知识

### 2.1 标准单元表征

标准单元表征以布局和网表作为输入，并在各种PVT和负载/转换条件下确定时延和功耗。该流程首先通过场求解器（数值求解底层偏微分方程（PDE））从布局中提取R/C值。然后，R/C值将被反标到网表中，最后运行电路仿真（这是一个常微分方程（ODE）求解器）来填充最终的标准单元指标（例如，时延、转换时间、功耗）。在成千上万的布局变体上重复此过程会拖慢整个芯片设计流程(Klemmeet al.,2020 (https://arxiv.org/html/2605.20287#bib.bib7); Chenet al.,2025 (https://arxiv.org/html/2605.20287#bib.bib6))。一个快速且准确的标准单元性能预测器将直接提高设计效率和整体性能，而这通常必须同时考虑布局和网表。

### 2.2 机器学习驱动的标准单元表征

手工描述符和统计拟合(Klemme and Amrouch,2021 (https://arxiv.org/html/2605.20287#bib.bib15); Klemmeet al.,2020 (https://arxiv.org/html/2605.20287#bib.bib7); Malliket al.,2013 (https://arxiv.org/html/2605.20287#bib.bib18); Wuet al.,2024 (https://arxiv.org/html/2605.20287#bib.bib1))加速了表征，但仍以网表为中心，忽略了布局引起的R/C效应和工艺角缩放。图代理改进了连接性建模：网表GNN(Maet al.,2024 (https://arxiv.org/html/2605.20287#bib.bib5); Donget al.,2024 (https://arxiv.org/html/2605.20287#bib.bib24); Shiet al.,2025 (https://arxiv.org/html/2605.20287#bib.bib25))和GTN(Liuet al.,2025 (https://arxiv.org/html/2605.20287#bib.bib8); Chenget al.,2024 (https://arxiv.org/html/2605.20287#bib.bib14))捕捉了堆栈深度和IO扇出，但仍忽略了布局几何。ProtoCellLayout(Luoet al.,2025 (https://arxiv.org/html/2605.20287#bib.bib32))通过将布线投影到图边来注入布局线索，但几何信息仍然粗糙且与网表松散对齐。在单个单元之外，电路级回归器也暴露出类似的差距。用于更大模块的纯视觉布局模型(Zhaoet al., (https://arxiv.org/html/2605.20287#bib.bib23); Zhuet al.,2022 (https://arxiv.org/html/2605.20287#bib.bib29))操作于渲染的纹理，没有显式的网标识或详细的布线几何。从RTL或原理图到布局的跨阶段蒸馏(Wanget al., (https://arxiv.org/html/2605.20287#bib.bib21))以及多模态电路表示学习(Peiet al., (https://arxiv.org/html/2605.20287#bib.bib28); Wuet al.,2025 (https://arxiv.org/html/2605.20287#bib.bib27))在模态之间传递功能先验，然而为更高级的数字或模拟电路调整的方法不能干净地转移到标准单元（其中密集的金属/通孔效应占主导地位）。布局几何和网表拓扑必须同步变化——布局驱动R/C效应，网表设定性能包络——因此我们保持网表为必要输入，布局为显式输入，并通过交叉注意力将它们融合，让连接性引导空间解读。

### 2.3 问题形式化

FusionCell旨在基于布线后的布局几何和网表拓扑来准确预测标准单元性能，包括时延和功耗指标。每个单元提供：(1) 一个多层布线布局张量LL，编码驱动R/C效应的金属/通孔几何；(2) 一个异构网表图GG，包含器件/网节点（编码驱动强度W/L）和类型化边（器件-网连接性和网-网耦合）；(3) 地面真值性能标签y∈R6y\in\mathbb{R}^{6}（信号上升/下降时延、转换时间和功耗）。回归器必须使用两种模态以避免捷径（无连接性的纹理或无R/C效应的连接性），并且应通过绝对误差（例如MAPE）和跨单元变体的排序质量（例如斯皮尔曼/肯德尔）来评判。

###### 问题1（布局-网表性能预测）。

给定一个布线布局张量LL，一个网表图GG，以及目标y∈R6y\in\mathbb{R}^{6}，学习fθf_{\theta}以产生y^=fθ(L,G)\hat{y}=f_{\theta}(L,G)，具有低回归误差，同时保持单元变体的排序顺序；LL和GG都是必要输入。

## 3. 算法

我们提出FusionCell，一种快速准确的标准单元性能预测器，通过利用拓扑引导的交叉注意力多模态融合，联合推理布线后的布局几何和网表拓扑。与先前独立处理布局和网表或在表示层面才进行融合的方法(Luoet al.,2025 (https://arxiv.org/html/2605.20287#bib.bib32))不同，FusionCell被明确设计为确保*几何证据在正确的电气连接性下被解读*。图2 (https://arxiv.org/html/2605.20287#S3.F2)提供了架构和信息流的概览。

参见图注图2：概述