NawfalMotii79/PLFM_RADAR

GitHub Trending (daily) 产品
radar phased-array open-source hardware fpga signal-processing python

摘要

AERIS-10 是一款开源、低成本的10.5 GHz相控阵雷达系统，采用脉冲线性频率调制，专为研究人员、无人机开发者和SDR爱好者设计。

开源、低成本10.5 GHz PLFM相控阵雷达系统
查看原文
查看缓存全文

缓存时间: 2026/08/18 15:42

NawfalMotii79/PLFM_RADAR

来源：https://github.com/NawfalMotii79/PLFM_RADAR

GitHub星标数 (https://github.com/NawfalMotii79/PLFM_RADAR/stargazers) GitHub复刻数 (https://github.com/NawfalMotii79/PLFM_RADAR/network/members) GitHub关注数 (https://github.com/NawfalMotii79/PLFM_RADAR/watchers) 许可证：MIT (https://opensource.org/licenses/MIT) 硬件许可证：CERN-OHL-P (https://ohwr.org/cern_ohl_p_v2.txt)

AERIS-10：开源脉冲线性调频相控阵雷达

硬件许可证：CERN-OHL-P (https://ohwr.org/cern_ohl_p_v2.txt) 软件许可证：MIT (https://opensource.org/licenses/MIT) 状态：Alpha版 (https://github.com/NawfalMotii79/PLFM_RADAR) 功能特性：开发中 (https://github.com/NawfalMotii79/PLFM_RADAR/issues) 频率：10.5GHz (https://github.com/NawfalMotii79/PLFM_RADAR) 欢迎拉取请求 (https://github.com/NawfalMotii79/PLFM_RADAR/pulls)

AERIS-10 是一款开源、低成本的 10.5 GHz 相控阵雷达系统，采用脉冲线性调频（LFM）调制技术。提供两个版本（3公里和20公里探测距离），专为研究人员、无人机开发者以及希望探索和实验相控阵雷达技术的资深 SDR 爱好者设计。

AERIS-10 天线阵列

📡 概述

AERIS-10 项目旨在通过提供一套完全开源、模块化且可深度定制的雷达系统，推动雷达技术的普及化。无论您是大学研究人员、无人机初创企业，还是高级创客，AERIS-10 都为您提供了进行波束成形、脉冲压缩、多普勒处理和目标跟踪实验的平台。

🔬 主要特性

  • 开源硬件与软件 - 提供完整的原理图、PCB 布局、固件和软件
  • 双版本可选：
    • AERIS-10N（标准版）：3公里探测距离，采用 8x16 贴片天线阵列
    • AERIS-10E（扩展版）：20公里探测距离，采用 32x16 介质填充缝隙波导阵列
  • 全电子波束扫描 - 方位角和俯仰角 ±45° 电子扫描
  • 先进信号处理 - 板载 FPGA 处理脉冲压缩、多普勒 FFT、MTI 和 CFAR
  • Python GUI - 带地图集成的用户友好界面
  • GPS/IMU 集成 - 实时位置和姿态校正
  • 模块化设计 - 分离的电源管理、频率合成和射频板卡

🏗️ 系统架构

AERIS-10 系统框图

硬件组件

AERIS-10 的主要子系统包括：

  • 电源管理板 - 为电子元件提供所有必要的电压电平，并进行适当的滤波和顺序控制（由微控制器确保顺序）
  • 频率综合器板 - 使用高性能低抖动时钟发生器（AD9523-1），为以下部件提供相位对齐的时钟参考：
    • 接收和发射频率综合器（ADF4382）
    • DAC
    • ADC
    • FPGA
  • 主板包含：
    • DAC - 生成雷达线性调频信号
    • 2个微波混频器（LTC5552） - 用于上变频和中频下变频
    • 4个4通道移相器（ADAR1000） - 用于接收和发射链路的波束成形
    • 16个前端芯片（ADTR1107） - 用于低噪声放大（接收）和功率放大（发射）阶段
    • XC7A50T FPGA - 在上游 FTG256 板上处理雷达信号：
      • 通过 DAC 生成 PLFM 线性调频信号
      • 读取原始 ADC 数据
      • 混合自动增益控制（AGC）— FPGA/STM32/GUI 跨层环路
      • I/Q 基带下变频
      • 抽取
      • 滤波
      • 前向 FFT
      • 脉冲压缩
      • 多普勒、MTI 和 CFAR 处理
      • USB 接口
    • STM32F746xx 微控制器 - 用于：
      • 上电和下电顺序控制（参见电源管理 Excel 文件）
      • FPGA 通信
      • 设置与接口：
        • 时钟发生器（AD9523-1）
        • 2个频率综合器（ADF4382）
        • 4个4通道移相器（ADAR1000）用于雷达脉冲序列
        • 2个 ADS7830 8通道 I2C ADC（主板，U88 @ 0x48 / U89 @ 0x4A）用于 16路 Idq 测量，每个功放通道一个，每个通道通过功率放大器板上的 5 mΩ 分流电阻和主板上的 INA241A3 电流检测放大器（x50）进行感测
        • 2个 DAC5578 8通道 I2C DAC（主板，U7 @ 0x48 / U69 @ 0x49）用于 16路 Vg 控制，每个功放通道一个；在启动时闭环校准至目标 Idq
        • GPS 模块（UM982）用于 GUI 地图居中和每次探测的位置标记
        • GY-85 IMU 用于目标坐标的俯仰/滚转校正
        • BMP180 气压计
        • 步进电机
        • 1个 ADS7830 8通道 I2C ADC（主板，U10）读取 8个热敏电阻用于温度监测；当任何通道超过阈值时，单个 GPIO（EN_DIS_COOLING）会打开冷却风扇
        • 射频开关
  • 16个功率放大器板 - 仅用于 AERIS-10E 版本，搭载 10瓦 QPA2962 GaN 放大器以实现扩展距离
  • 天线阵列：
    • AERIS-10N（标准版） - 8x16 贴片天线阵列
    • AERIS-10E（扩展版） - 32x16 介质填充缝隙波导天线阵列
  • 其他组件：
    • 滑环
    • 步进电机及驱动器
    • 冷却风扇
    • 外壳

信号处理流程

  1. 波形生成 - DAC 创建 LFM 线性调频信号
  2. 上/下变频 - LTC5552 混频器处理频率变换
  3. 波束扫描 - ADAR1000 移相器控制 16个阵元
  4. 信号处理（FPGA）：
    • 原始 ADC 数据采集
    • I/Q 基带下变频
    • 抽取与滤波（CIC/FIR）
    • 脉冲压缩
    • 多普勒 FFT 处理
    • MTI 与 CFAR 检测
  5. 系统管理（STM32）：
    • 电源时序
    • 外设配置
    • GPS/IMU 集成
    • 步进电机控制
  6. 可视化（Python GUI）：
    • 实时目标绘制
    • 地图集成
    • 雷达控制界面

AERIS-10 控制面板

📊 技术规格

参数AERIS-10N（标准版）AERIS-10E（扩展版）
频率10.5 GHz10.5 GHz
最大探测距离3公里20公里
天线8x16 贴片阵列32x16 缝隙波导
波束扫描电子（±45°）电子（±45°）
机械扫描360°（步进电机）360°（步进电机）
输出功率~1W×1610W×16（GaN 放大器）
处理FPGA + STM32FPGA + STM32

🚀 快速开始

🧹 仓库文件放置策略

为保持仓库根目录整洁并便于查找生成文件，请将生成的文件放置在以下位置：

  • 已发布报告（已跟踪，GitHub Pages）：docs/
    • 示例：docs/AERIS_Simulation_Report_v2.pdf
  • 仿真生成输出（本地，git忽略）：5_Simulations/generated/
    • 图表、场景输出、临时分析目录
  • FPGA/Vivado 生成的文件（本地，git忽略）：9_Firmware/9_2_FPGA/reports/
    • VCD/VVP 转储文件、临时 CSV、本地报告快照
  • 可重用的 FPGA 自动化脚本（已跟踪）：9_Firmware/9_2_FPGA/scripts/
    • TCL 流程、构建/启动使用的辅助脚本

不要将生成的文件留在仓库根目录。

前提条件

  • 基本了解雷达原理
  • 有 PCB 组装经验（用于硬件构建）
  • Python 3.8+ 用于 GUI 软件
  • FPGA 开发工具（Vivado）用于信号处理修改

硬件组装

  1. 订购 PCB：生产文件位于 /4_Schematics and Boards Layout/4_7_Production Files
  2. 采购元器件：BOM/CPL 文件位于 /4_Schematics and Boards Layout/4_7_Production Files
  3. 组装：使用 /4_Schematics and Boards Layout/4_6_Schematics 中的原理图以及上述生产文件；目前没有单独的组装指南
  4. 天线：根据您的目标版本选择相应的阵列文件
  5. 外壳：机械图纸目前位于 /8_Utils/Mechanical_Drawings

📜 许可证

本项目是开源项目，但为确保适当的法律保护，对硬件和软件使用了不同的许可证。

硬件文档

硬件设计文件——包括：

  • 原理图和 PCB 布局（位于 /4_Schematics and Boards Layout）
  • 物料清单（BOM）文件
  • Gerber 文件和制造输出
  • 机械图纸和外壳设计

采用 CERN 开放硬件许可证版本 2 – 宽松版（CERN-OHL-P） 授权。

这是一个专门针对硬件的许可证，它：

  • ✅ 明确定义了“硬件”、“文档”和“产品”
  • ✅ 为贡献者和用户提供明确的专利保护
  • ✅ 提供更强的责任限制（对高功率射频很重要）
  • ✅ 符合专业的开放硬件标准（CERN, OSHWA）

您可以使用、修改和销售基于这些设计的产品，前提是：

  • 保留原始版权声明
  • 以相同许可证分发任何修改后的设计
  • 以源码格式提供您的修改

软件和固件

软件组件——包括：

  • FPGA 代码（/9_Firmware 中的 VHDL/Verilog）
  • 微控制器固件（STM32）
  • Python GUI 和实用工具

仍然遵循 MIT 许可证，以最大化灵活性。

完整许可证文本

  • 完整的 CERN-OHL-P 许可证文本位于 LICENSE 文件中
  • 除非另有说明，否则软件适用 MIT 许可证条款

为何做出此更改？

最初，整个项目使用 MIT 许可证。社区（特别感谢 gmaynez！）指出 MIT 缺乏物理硬件所需的法律保护。切换到 CERN-OHL-P 确保项目得到适当保护，同时保持同样的宽松精神。

📚 文档

完整的文档可在 /docs 文件夹中找到，并通过 GitHub Pages 提供：https://NawfalMotii79.github.io/PLFM_RADAR/docs/：

🤝 贡献

我们欢迎贡献！详情请参阅我们的贡献指南，了解仓库布局、分支工作流程和基本的 PR 检查。

特别欢迎以下领域的帮助：

  • 射频工程师：审查设计，优化天线性能
  • FPGA 开发者：优化信号处理流程
  • 软件开发者：增强 Python GUI 和 SDK
  • Beta 测试员：大学研究人员、无人机初创企业、高级创客

📞 联系与合作

欢迎来自研究人员、工程师和潜在合作伙伴的严肃咨询。但是，由于本项目受到大量关注，请理解我无法保证回复每一条消息。

  • 技术问题或错误报告：请在 GitHub 上提交 issue（https://github.com/NawfalMotii79/PLFM_RADAR/issues），以便整个社区都能从讨论中受益。
  • 合作、许可或商业咨询：📧 nawfal.motii.33 [at] gmail [dot] com

💰 赞助商

PCBWay 赞助商徽标

如果您对开源雷达技术感兴趣，请为此仓库点个星 ⭐！

注意：这是一个活跃的开发项目。部分功能仍在开发中。已知限制和即将推出的功能请查看 issues 页面。

19,000 颗星 - 感谢

这个项目始于摩洛哥的一个小作坊。如今，GitHub 上的 19,000 名工程师为其点亮了星标。

我深感荣幸。

这告诉我：

  • 开源雷达很重要
  • 人们对经济实惠的传感技术有需求
  • 工程师们希望亲手构建，而不仅仅是购买

感谢所有点亮星标、复刻、提交 issue、提交 PR 和分享此项目的人。

工作仍在继续。

Nawfal Motii ABAC INDUSTRY (http://www.abacindustry.com)

相似文章