在工业界作为芯片设计师取得成功

# 学术界需要了解的工业芯片设计之道 来源：https://spectrum.ieee.org/chip-design-academic-vs-industry 我从事专用集成电路（ASIC (https://spectrum.ieee.org/tag/asic)）设计已近三十年。期间，我走完了完整的学术生涯轨迹——从研究生到正教授；后来在创业尝试未果后，我转向了工业界。2019年加入私营企业后，我开始专注于电子行业中一个至关重要的领域：硅知识产权。 如今最先进芯片中，高达80%的物理面积被那些并非为特定产品定制、甚至并非由面向消费者的制造公司自主设计的模块所占据。相反，芯片制造商大量依赖来自Arm (https://www.arm.com/)、Cadence (https://www.cadence.com/en_US/home.html)、Rambus (https://www.rambus.com/)、Synopsys (https://www.synopsys.com/)以及我所在的公司Silicon Creations (https://www.siliconcr.com/)等企业成熟的硅IP。 在我的职业生涯中，我出于截然不同的目的设计过芯片：既包括为我的学术实验室的研究项目提供支持，也包括扩充我所在公司的IP组合。当我加入Silicon Creations时，我对行业处理IC设计 (https://spectrum.ieee.org/tag/ic-design)的方式与学术界的巨大差异毫无准备，经历了陡峭的学习曲线。起初，我觉得自己二十年学术研究和训练中的大部分经验并不能直接转化为工作所需。我不得不学习新技能，并采用全新的思维模式。 如今，由于汽车行业、AI应用等领域对专用芯片的需求推动，ASICs (https://www.arm.com/glossary/asic)的需求正在快速增长。根据一项市场评估 (https://www.coherentmarketinsights.com/industry-reports/asic-chip-market)，ASIC市场预计将从234亿美元增长到2033年的388亿美元，而整个半导体行业预计到2030年将达到1万亿美元 (https://www.mckinsey.com/industries/semiconductors/our-insights/hiding-in-plain-sight-the-underestimated-size-of-the-semiconductor-industry)。该行业需要更多的芯片设计师 (https://set.kellyservices.us/resource-center/business-resources/current-talent-trends-and-hiring-outlook-in-the-semiconductor-sector)——但如果你像我一样来自学术背景，有几件事你需要了解。 ## 不同的目标导致不同的策略 工业界与学术界的差异始于目标的根本不同。在学术界，我的首要目标是产生新知识：提出新颖的电路技术、验证非传统的架构、或探索特定领域的性能极限。一颗成功的芯片不过是证明了一个概念。而在工业界，仅仅证明某样东西能工作远远不够。目标是确保它可靠、可重复、且可规模化地工作。衡量成功的标准不是新颖性，而是硅片是否满足规格、生产良率是否符合预期、以及能否支持按时交付的有竞争力的产品。 这导致了风险容忍度的鲜明对比。学术设计常常刻意进入未经证实的新领域，即使部分成功也能带来宝贵的洞见。然而在工业界，我们系统性地最小化风险。失败的成本使得首次硅片成功成为核心要求——尤其是在先进工艺节点，仅用于将电路设计转移到硅晶圆上的光刻掩模版就可能花费数千万美元。因此，工业设计流程围绕着通过保守裕量、广泛验证和谨慎重用经过验证的解决方案来消除不确定性而构建。 “学术界探索设计空间，询问什么是可能的；而工业界则利用设计空间，确定什么是可大规模实施的。” 这种范式自20世纪70年代专用芯片设计 (https://spectrum.ieee.org/tag/chip-design)确立以来就一直存在。然而，自2010年代中期FinFET技术 (https://spectrum.ieee.org/how-the-father-of-finfets-helped-save-moores-law)（一种使用硅垂直“鳍片”的3D架构）在工业界广泛采用以来，学术界与工业界之间的鸿沟进一步扩大。随着小芯片 (https://spectrum.ieee.org/3-ways-chiplets-are-remaking-processors)的出现，系统设计也日益模块化。这从根本上改变了ASIC开发的经济性和复杂性，设计成本上升了近一个数量级。诸如台积电 (https://www.tsmc.com/english)的大学FinFET计划 (https://www.tsmc.com/english/dedicatedFoundry/services/university_program)以及新的政府资助芯片设计中心 (https://pme.uchicago.edu/news/new-3m-us-national-science-foundation-grant-bolsters-american-chip-design)等举措，现在允许一些资源充足的大学设计更先进的架构，但对许多学术界人士来说，这项技术仍然遥不可及。 ## 行业与学术的分裂在实践中意味着什么 设想一家初创公司正在开发一款ASIC。其工程团队可能在某特定算法、传感器接口或系统架构方面拥有深厚专长——这些是定义其竞争优势的要素。但它不太可能拥有所有支持功能的顶尖专长。内部开发每一个这样的模块需要大量的时间、资本和专业人才。这样做可能会延误进入市场的时间，超出初创公司的生存能力。 即使是大型半导体公司也面临类似的限制。先进节点的开发需要高度专注。当差异化在于系统层面——比如推理芯片加速神经网络计算的能力——时，分配一个团队去重新设计一个已在其他地方实现的标准接口模块可能很难找到正当理由。将新芯片从概念推向市场所需的时间以及风险缓解，而非自给自足，主导着关于内部开发还是外包的大部分决策。 先进集成电路制造的经济性强化了这一现实。当一颗前沿芯片的开发成本达到数亿美元时，最小化风险便成为核心设计要务。 在这种背景下，硅IP作为一种实用的解决方案应运而生。类似于软件开发者依赖预先存在的库而不是从头编写每一个函数，ASIC设计师从高度专业化的IP供应商那里授权使用预先设计、预先验证的硅模块——如处理器核心、内存接口和安全引擎。这些模块随后可以集成到更大、越来越复杂的系统中。 ## 设计规模、验证与时间跨度 通过使用硅IP，工业界能够扩大其设计的规模。学术努力往往聚焦于模块级创新：例如，一种新的模数转换器架构或一个超低噪声放大器。这些设计通常忽略了将芯片推向市场的许多复杂性，例如封装约束、长期可靠性和制造良率。 在工业界，焦点转移到系统级集成。现代片上系统（SoC）包含数十甚至上百个功能模块。管理信号完整性、时序、固件交互和系统级验证变得与任何单个模块的设计同等重要。 验证理念也截然不同。在学术界，验证的目标是证明该概念在标称条件下可行，但这可能并不总能反映其在真实应用中的表现。即使来自多项目晶圆封装的芯片只有一小部分能正常工作，只要设计验证了基本思想，它仍可能被视为成功。 例如，在我的学术实验室，我们通常从台积电的封装服务 (https://www.tsmc.com/english/dedicatedFoundry/services/cyberShuttle)收到40颗芯片，然后分批测试，每批五颗。如果前五颗或十颗芯片功能正常，我们就已经收集到了足够发表论文的数据。如果其中一些失效，我们在发表结果时也无需提及。 在工业界，验证是详尽、关键且往往主导开发进度的。故障以百万分之几来衡量，即使是罕见的异常也会被仔细分析和记录，以确定根本原因并防止再次发生。当我开始在Silicon Creations工作时，我对设计所面临的细节程度和审查力度感到惊讶。 时间跨度与经济约束的差异进一步强化了这些对比。学术项目的时间安排灵活，与研究周期和资金周期保持一致。如果我错过了截止日期，只需等待下一个周期。工业项目则由固定的产品时间表和市场窗口驱动，通常瞄准成本高昂的前沿节点，以实现有竞争力的性能、功耗和面积效率。错过截止日期可能会使整个设计的价值化为乌有，并可能在整个供应链中造成重大的财务后果。 本质上，学术界探索设计空间，询问什么是可能的；而工业界则利用设计空间，确定什么是可大规模实施的。两者都不可或缺，但它们所依据的“成功”定义根本不同。随着ASIC复杂性的持续增长，理解这两种视角对于下一代工程师在不断发展变化的半导体格局中航行至关重要。 *本文刊载于2026年6月印刷版。*