RISC-V 势不可挡：State of the Union 主题演讲指出

# RISC-V 势在必行，联合状态主题演讲指出 来源：https://www.eetimes.com/risc-v-is-inevitable-state-of-the-union-keynote-argues/ 意大利博洛尼亚 — RISC-V 联合体的现状“强劲”，SiFive 和 RISC-V International 首席架构师、伯克利 RISC-V 项目负责人 Krste Asanović (https://people.eecs.berkeley.edu/~krste/) 在近期举办的 RISC-V 欧洲峰会 2026 (https://riscv-europe.org/summit/2026/) 上发表主题演讲时宣布。 在嵌入式电子领域崭露头角后，这一开放标准指令集架构 (ISA) 如今将目光投向了竞争激烈且利润丰厚的企业数据中心和服务器领域。 RISC-V 在微控制器和专用设备方面的优势早已广为人知，但今年的峰会重点关注其向高性能计算的勇敢迈进。高通、英伟达、Meta、谷歌和阿里巴巴等主要科技公司和芯片制造商，正纷纷将 RISC-V 技术应用于其产品中。 RISC-V RVE23Krste Asanović 在 2026 年 RISC-V 欧洲峰会 (来源：EE Times | Pablo Valerio) Asanović 强调了一个关键转变：RISC-V 不再仅仅是边缘设备的灵活选择。它现在正与那些主导全球服务器市场的成熟专有架构直接竞争。 MSI 利用研发和制造优势助力 AI 增长 (https://www.eetimes.com/msi-leverages-rd-and-manufacturing-strengths-for-ai-growth/) 来自 Arrow 与 MSI 07.13.2026 MIPS 谈 RISC-V 转型：'物理 AI 是边缘端的代理型 AI' (https://www.eetimes.com/mips-software-to-silicon-with-risc-v-interview-with-mips-physical-ai-is-agentic-ai-at-the-edge/) 突破性 CNT 薄膜提供 66 倍耐用性和足够透光率 (https://www.eetimes.com/breakthrough-cnt-pellicles-deliver-66x-durability-and-sufficient-transmittance/) 来自 Lintec 07.06.2026 ### 服务器级硅片与 RVA23 标准的到来 多年来，科技行业一直期待 RISC-V 进入数据中心的时刻。据 Asanović 所言，这一时刻已经到来。“我们在应用处理器领域正实现广泛采用，我认为今年欧洲峰会的一个主题是，你们开始看到高性能 RVA23 硅片承诺的兑现，”Asanović 在主题演讲中对听众表示。“服务器级系统正开始出现，我认为这是 2026 年的主题。” RVA23 标准 (https://docs.riscv.org/reference/rva23/rva23-profiles.html) 于 2024 年 10 月正式获批，是此次进军企业市场的核心。它将硬件开发者和软件工程师聚集在同一个通用框架之下。 “我们已经在与多家超大规模运营商、数据中心所有者及供应商紧密合作，设计这些下一代处理器，”Asanović 在会后通过电子邮件向 EE Times 表示。“他们正在投资 RISC-V，作为现有架构的替代方案，因为 RISC-V 在技术特性和商业模式上都提供了更大的灵活性，并且在该领域实现主导性能没有障碍。” 这种协调使开发者能够直接在真实硬件上测试软件，而无需使用模拟器，这标志着该标准向前迈出了一大步。“一个重要的收获是，社区已经达成共识，RVA23 是这些平台的基础，”Asanović 在演讲中说道。“软件生态系统应该感到高兴，因为大家走到了一起，这是我们应当拥有的一件事。这不仅包括 RVA23 配置文件，还包括服务器平台规范，后者包含了打造真正服务器和支持框架所需的更多功能。” ### 优化指导 进入服务器市场不仅仅需要基本特性——它要求顶级性能。为了帮助弥合简单软件兼容性与实际竞争性能之间的差距，Asanović 在主题演讲中引入了一个新概念：优化指导选项。 过去，RISC-V ISA 字符串只描述指令的功能，而不说明其执行速度。这有时会导致性能下降，例如当硬件制造商对未对齐内存访问采用缓慢的“陷入并模拟”方法时。 为了解决这个问题，诸如 Oilsm (https://riscv.atlassian.net/wiki/spaces/SSNJ/pages/982974465) 和 Ovlt 等新选项将设定明确的性能标准。例如，Oilsm 允许软件假设未对齐的标量和向量访问将由硬件快速处理，因此无需复杂的软件补丁。 “这些优化指导选项的意义在于，针对架构中的特性，在硬件和软件之间就性能预期达成一致，”Asanović 说。“这也告诉硬件厂商，如果你想具有竞争力，你最好在硬件层面支持这一点，因为软件将假定这是其工作方式。” 当 EE Times 询问这些指导方针是否会为硬件厂商留下偷工减料的过多余地时，Asanović 的回答很明确。“不，优化指导选项不仅仅是建议，它们告知软件生态系统只需为高性能实现优化代码，”他在后续电子邮件对话中写道。“与遗留架构不同，RISC-V 鼓励供应商之间的竞争。不能提供竞争性性能的供应商将无法成功……通过这种方式，优化指导选项提高了 RISC-V 可达到的性能门槛。” ### AI 与“轮回之轮” 随着生成式 AI 重塑计算需求，RISC-V 有望抢占蓬勃发展的 AI 加速器市场。在演讲中，Asanović 引用了计算机科学先驱 Ivan Sutherland 1968 年的概念“轮回之轮 (http://cva.stanford.edu/classes/cs99s/papers/myer-sutherland-design-of-display-processors.pdf)”来解释处理架构的循环本质。 硬件加速器通常始于专用的卸载引擎，逐渐获取通用特性以提高效率，最终演变为完全独立的处理器。 RISC-V 在这个循环中表现出色，因为它天生模块化。与其他指令集不同，它可以顺畅地作为 AI 主机 ISA、设备级 AI ISA 或完全自主托管的 AI 系统工作，并能向下扩展至小型嵌入式设备。该架构还正在迅速扩展其数字信号处理 (DSP) 能力，从小型内核的简单 P 扩展，发展到面向更大任务的更强大向量 DSP 扩展。 “做所有这些事情，使其模块化并覆盖整个空间的目标，是我们可以跨所有这些不同的空间和设计选择共享软件开发，”Asanović 在台上指出。“因为软件是成本最高的部分……但我们正努力使其保持模块化和可扩展性，以减少培训中的软件时间。” ### 使用 CHERI 重新思考安全性 企业级采用必然需要企业级安全。RISC-V International 联盟正在快速推进一系列新的安全扩展，包括监管物理内存保护 (SPMP)、用于嵌入式设备安全的 IOPMP，以及便于机密计算的监管域。 Asanović 讨论的最重大安全变化是基于能力硬件的增强 RISC 指令 (https://www.cl.cam.ac.uk/research/security/ctsrd/cheri/) (CHERI)。CHERI 旨在提供精细的内存安全，并直接在硬件中减少软件漏洞，这标志着架构设计方式的重大变革。CHERI 并非作为标准扩展添加，而是作为一个全新的基础 ISA 创建：RV32Y 和 RV64Y。 “CHERI 不是一个扩展；CHERI 是一个新的基础，”Asanović 在主题演讲中澄清道。“这为它在 RISC-V 框架中提供了一个很好的位置，而不会干扰其他部分，因此 CHERI 的开发人员可以在不受架构其他部分约束的情况下进行创新。” 针对创建新基础 ISA 可能会分裂开源社区的担忧，Asanović 向 EE Times 进行了坚定的辩护。“CHERI 的侵入性太强，无法简单地作为常规 RISC-V 的扩展，因此需要一个新的基础 ISA，”他争辩道。“CHERI 开发者已经采用了这种方法，几乎原封不动地重用了所有现有的 RISC-V ISA 定义，并打算继续跟踪新的 RISC-V 扩展并在 CHERI 下支持它们，因此 CHERI 不会开发一套并行且不兼容的 ISA 扩展……通过 RISC-V CHERI，现在将为 CHERI 系统提供一个单一的全球开放标准。” ### 微控制器多样性 在 RISC-V 进军云服务器的同时，其领导者们也在强化其在微控制器领域的核心优势。由于架构开放，嵌入式开发者能够移除额外功能以节省空间，但这有时会带来生态系统分裂的风险。为避免软件碎片化，社区正在完成 RVM ISA 配置文件，并将快速中断、嵌套保护和跟踪支持等关键特性标准化为微控制器的标配。 在主题演讲中，Asanović 对那些痴迷于剥离核心特性以换取微小硅片节省的工程师提出了严厉的指导。“人们常常过于执着于节省一两个或三个门电路，而忽略了全局，”他警告听众。“拥有太多选项意味着你没有配置文件，没有标准，你只有一堆选项。我们已经有了这种情况。这里的标准要点是设定一套大家都能依赖的强制特性。” 在与 EE Times 进一步探讨这一理念时，Asanović 否定了标准化必然导致冗余的观点，认为这是一种错误的二分法。“需要极端专业化的插槽显然不关心碎片化。需要软件兼容性的插槽不能允许极端专业化，”他在写给 EE Times 的信中表示。“与 SoC 或系统中现有不同类型的处理器中存在的数十种完全不同的遗留 ISA 相比，转向 RISC-V 极大地降低了复杂性和碎片化。” ### 不可阻挡的 RISC-V 未来 在数据中心挑战遗留 ISA 是一项艰巨的任务，需要几代技术的发展。提升性能的主要障碍现在已不仅是技术问题，更是经济问题。它需要在硬件供应和开发者需求之间形成健康的循环。 然而，2026 年 RISC-V 欧洲峰会的基调是极其自信的。今年高性能 RVA23 硅片的交付标志着一个历史性的转折点。 “这不仅仅是取代现有的通用系统，”Asanović 在主题演讲结束时总结道。“RISC-V 为您提供了这一独特的机会，以全新的方式创新并处理多种不同的工作负载，所有这一切都基于一个标准框架作为支撑，并且您尝试新事物没有障碍。” --- ##### 另请参阅： RISC-V 瞄准数据中心、边缘 AI 与太空 (https://www.eetimes.com/risc-v-targets-data-centers-edge-ai-space/) MIPS 谈 RISC-V 转型：'物理 AI 是边缘端的代理型 AI' (https://www.eetimes.com/mips-software-to-silicon-with-risc-v-interview-with-mips-physical-ai-is-agentic-ai-at-the-edge/) 航天工业正将 RISC-V 标准化 (https://www.eetimes.com/space-industry-is-standardizing-on-risc-v/) 丛林中的 RISC-V 芯片或能拯救亚马逊 (https://www.eetimes.com/risc-v-silicon-in-the-jungle-could-save-the-amazon/) CHERI (https://www.eetimes.com/tag/cheri/), 数据中心 (https://www.eetimes.com/tag/data-centers/), 高性能计算 (https://www.eetimes.com/tag/high-performance-computing-2/), 超大规模运营商 (https://www.eetimes.com/tag/hyperscalers/), 开源硅片 (https://www.eetimes.com/tag/open-source-silicon/), RISC-V (https://www.eetimes.com/tag/risc-v/), RISC-V 欧洲峰会 (https://www.eetimes.com/tag/risc-v-europe-summit/), RISC-V 向量 (https://www.eetimes.com/tag/risc-v-vector/), RVA23 (https://www.eetimes.com/tag/rva23/) RISC-V INTERNATIONAL (https://www.eetimes.com/company/risc-v-international/), SIFIVE (https://www.eetimes.com/company/sifive/)