1-4nm

Huawei讨论了LogicFolding技术，该技术压缩电路设计中相邻触发器之间的传播时间，缩短关键路径并使芯片运行更快。该公司预计其高端芯片到2031年将实现相当于14 Å（1.4纳米）工艺的晶体管密度。