@Huawei: 什么是LogicFolding？对于电路设计，它激进地压缩相邻触发器之间的传播时间，缩短关键路径…

X AI KOLs Timeline 新闻
logicfolding circuit-design chip-design huawei transistor-density 1-4nm

摘要

Huawei讨论了LogicFolding技术，该技术压缩电路设计中相邻触发器之间的传播时间，缩短关键路径并使芯片运行更快。该公司预计其高端芯片到2031年将实现相当于14 Å（1.4纳米）工艺的晶体管密度。

什么是LogicFolding？对于电路设计，它激进地压缩相邻触发器之间的传播时间，缩短关键路径并让芯片运行更快。HUAWEI高端芯片预计到2031年将采用相当于14Å（1.4纳米）工艺的晶体管密度。https://t.co/IfFpmrYNC8
查看原文
查看缓存全文

缓存时间: 2026/05/27 01:16

什么是LogicFolding？在电路设计中，它能够大幅压缩相邻触发器之间的传播时间，收紧关键路径，从而使芯片运行更快。华为高端芯片预计到2031年将采用等效于14 Å（1.4纳米）工艺的晶体管密度。https://t.co/IfFpmrYNC8

相似文章

IBM发布了芯片技术，或可将摩尔定律再延长十年

MIT Technology Review

IBM推出了一种名为nanostack的新型芯片架构，该架构将晶体管垂直堆叠成两层，晶体管密度是此前技术的两倍。这一突破可能将摩尔定律再延长十年，并使芯片性能提升50%、能效提升70%。