circuit-design

Huawei讨论了LogicFolding技术，该技术压缩电路设计中相邻触发器之间的传播时间，缩短关键路径并使芯片运行更快。该公司预计其高端芯片到2031年将实现相当于14 Å（1.4纳米）工艺的晶体管密度。

来自因斯布鲁克大学和NVIDIA的研究人员开发了一种利用多模态扩散模型的人工智能方法，可自动生成高效的量子电路，显著缩短电路长度，并重新发现了如量子傅里叶变换等教科书电路。