IBM发布了芯片技术，或可将摩尔定律再延长十年

<p>IBM制造了一款新型原型芯片，在指甲盖大小的面积上集成了约1000亿个晶体管，密度是该公司2021年公布的最新技术成果的两倍。该设计可能为未来多年更快速、更节能的计算机铺平道路。</p> <p>半个多世纪以来，芯片制造商一直遵循摩尔定律的核心原则——在芯片上塞入更多晶体管——来制造越来越强大的计算机。为此，他们不断缩小执行计算的微小开关——晶体管——的尺寸。但在过去十五年中，晶体管尺寸已接近极限，小到只有几十纳米，量子力学开始干扰其功能。它们无法再缩小了。</p> <p>因此，为了在芯片上容纳更多晶体管，整个行业的工程师们正转向一种城市规划者熟悉的方法：向上建造。周四，IBM宣布创造了一款采用这一策略的芯片。这种名为nanostack的新型架构在硅芯片上垂直堆叠了两层晶体管。</p> <p>“这不仅仅是渐进的一步，”IBM研究总监Jay Gambetta在周二的新闻发布会上表示，“这是一次有意义的飞跃。”Gambetta预计，十年内，采用nanostacking技术的芯片将广泛应用于数据中心，其更高的效率有助于这些设施更好地管理能耗。</p> <p>“绝对具有变革性，”技术分析公司TechInsights副主席Dan Hutcheson表示，“这为路线图增添了十到十五年的时间。”</p> <p>与IBM此前最先进的架构相比，该公司报告称，采用新方法制造的芯片在相同时间内可完成多达50%的工作，能效最高提升70%。</p> <p>该架构提供了一种通用的晶体管布局方式，IBM将与半导体制造商合作生产实际芯片。预计芯片设计者将把该设计应用于多种不同类型的芯片，包括GPU和CPU。“我期待与设计者们展开多次对话，探讨如何利用这项技术，”IBM全球半导体研发副总裁Huiming Bu在宣布新设计的新闻发布会上表示。</p> <h3 class="wp-block-heading"><strong>层次蛋糕</strong></h3> <p>工程师们像做蛋糕一样一层一层地制造IBM的新芯片。他们首先在一层硅上制造晶体管，然后在这些器件之上放置一层硅，并直接在硅层之上制造另一层晶体管。最后，他们在两层晶体管之间建立电连接。这种垂直堆叠结合了两种类型的晶体管，被称为互补场效应晶体管（CFET），伊利诺伊大学厄巴纳-香槟分校材料科学与工程教授Qing Cao解释道，他未参与此项工作。</p> <p>IBM并非唯一追求这一通用方法的公司。最大的芯片制造商——英特尔、三星和台积电——以及比利时的竞争研究实验室Imec<a href="https://spectrum.ieee.org/cfet-intel-samsung-tsmc">一直在研究CFET</a>。IBM表示，其设计的独特之处在于第二层晶体管并非直接位于第一层晶体管的正上方，而是交错排列，该公司称这简化了布线等优势。</p> <p>Cao表示，IBM nanostack架构中的CFET与另一种常见的双层芯片制造方法（如AMD的3D V-Cache和华为即将推出的LogicFolding技术）形成对比。在这些方法中，工程师在将两层粘合之前，先独立制造每层芯片上的晶体管。Cao表示，IBM的新方法允许更精确的层间对齐，这对于性能很重要，因为晶体管非常微小。</p> <p>Nanostacking技术建立在称为nanosheet的方法之上，自2022年左右以来，该方法一直用于制造当前最先进的晶体管。晶体管本质上是一个电子流过的软管，带有一个可以开关的阀门。在晶体管内部，电子通过称为沟道的硅片移动。在IBM的nanostack方法中，沟道由三个纳米片组成，每个厚度为15个原子，间距为9纳米。</p> <p>每一代芯片都有一个名称。IBM将其nanostack技术称为“亚纳米”或“0.7纳米”节点，遵循长期以来的行业惯例，每一代都以越来越小的长度命名。但“0.7纳米”是一个营销术语，并不对应芯片的任何物理特性。Cao表示，晶体管之间的距离“很长时间以来一直保持在约40纳米”。</p> <h3 class="wp-block-heading"><strong>投入生产</strong></h3> <p>展望未来，芯片制造商可以尝试通过增加层数来提高晶体管密度，正如Bu在新闻发布会上所建议的。然而，Cao表示，他们将面临实际挑战。制造过程中会出现误差，这意味着一定数量的芯片在制造时就有缺陷。“在这里，你要在上面再建一层，所以如果顶层或底层失效，整个芯片就会失效，”Cao说。与单层芯片相比，这种更高的故障率将带来高昂成本。</p> <p>此外，一个核心挑战是Cao所说的“热预算”。本质上，这意味着工程师需要弄清楚如何在不熔化底层连接的情况下建造每一层。这意味着制造过程必须保持在400°C以下。IBM找到了在足够低的温度下制造第二层的办法，尽管该公司对其方法保持沉默。</p> <p>学术界也在研究此事。例如，Cao的团队创建了一种<a href="https://www.nature.com/articles/s41586-026-10496-6">类似IBM的逐层堆叠晶体管的方法</a>，他们使用低于200°C的工艺制造第二层。他们通过使用一种称为无结晶体管的晶体管来实现这一点，这种晶体管可以在没有通常所需的称为掺杂的步骤下制造——掺杂是将非硅原子注入硅中以调整材料性能的过程。掺杂通常是制造晶体管中最热的环节。Cao认为，从热管理的角度来看，他的方法可能更容易扩展到多层，尽管他的演示只是一个原理验证。</p> <p>但Cao认为IBM的工作具有“变革性”，因为它展示了“在完整晶圆上使用最先进的制造线堆叠晶体管”的方法。他表示，新方法推动了行业发展：“我对他们的杀手级应用很感兴趣。”</p>