IBM新型‘公寓楼’设计用于微型芯片

# IBM 宣称在微型芯片设计上取得"公寓楼"式突破 来源：https://www.bbc.com/news/articles/cvg7vpyn5pxo IBM 研究员手持 IBM 的亚 1 纳米节点芯片IBM IBM 的新亚 1 纳米芯片在指甲盖大小的表面上集成了近 1000 亿个晶体管 IBM 公布了一种新的芯片设计，据称可使制造商在指甲盖大小的硅芯片上集成 1000 亿个晶体管。 当前行业标准芯片尺寸以纳米（十亿分之一米，相当于几个原子的大小）衡量，约为 2 纳米（nm）。 但 IBM 声称其新芯片技术相当于约 0.7 纳米，这可能是全球首个已知的低于 1 纳米的芯片技术。 不过，该芯片技术距离量产还需数年时间。 该公司声称，在测试中，其原型芯片的性能比自家 2 纳米芯片提升 50%，能效提高 70%。 IBM 研究院院长兼 IBM 院士 Jay Gambetta 将 NanoStack 技术描述为芯片未来的"里程碑时刻"。 "凭借我们的新 NanoStack 架构，我们不仅是在制造更小的晶体管，更是在重新设计芯片的构建方式，以实现显著更强的性能和能效，"他表示。 ## 集成更强性能 晶体管是硅芯片的构建模块——它们为全球电子产品（包括智能手机、游戏主机和笔记本电脑）提供计算能力。 晶体管对于数据中心内的大型计算机也至关重要，这些计算机处理从流媒体到网上银行等各类日常数字活动，并推动生成式 AI 热潮。 制造商能在芯片上塞入的晶体管越多，芯片就越强大，设备所能实现的功能也就越多。 同时，设计者还在努力让芯片本身变得更小。 几十年来，芯片上可集成的晶体管数量每两年翻一番：这一现象被称为摩尔定律。 但如今某些芯片上已有数十亿个晶体管，维持这一增长变得越来越困难，专家们普遍认为这种增长速度无法无限持续。 为了尽力延续这一趋势，芯片设计者不再试图在表面上水平挤入更多晶体管，而是转而关注 3D 方案，本质上改变晶体管的形状，使其更高。 IBM 的方法则是将晶体管层层堆叠。 萨里大学计算机科学家 Alan Woodward 教授将此比作在城市中建造大型公寓楼而非独栋房屋。 "IBM 的 NanoStack 就像提议建造一座 100 层的摩天大楼，"他表示，并补充说在他看来，三星和英特尔等最接近的竞争对手在各自的 3D 芯片工作上，相当于 30 到 50 层的建筑。 3D 芯片设计者面临的挑战包括散热：晶体管工作时会发热，而热量会上升。 此外，当层间间隔过薄时，有时会阻止晶体管在应该关闭时关闭，从而导致芯片无法工作。 "我认为可以公平地说，IBM 的提议是最为雄心勃勃的，"Woodward 教授表示。 一条绿色促销横幅，右侧移入由黑色方块和矩形形成的像素化图案。文字显示："科技解码：每周一，全球重大科技新闻直达你的收件箱。"