chip-design

Huawei讨论了LogicFolding技术，该技术压缩电路设计中相邻触发器之间的传播时间，缩短关键路径并使芯片运行更快。该公司预计其高端芯片到2031年将实现相当于14 Å（1.4纳米）工艺的晶体管密度。

Google DeepMind 芯片工程师 Reiner Pope 在一段免费 YouTube 视频中，通过白板全面讲解了芯片的工作原理，从逻辑门到脉动阵列乃至人脑。

Cerebras 联合创始人解释其晶圆级引擎（WSE）相比传统 NVIDIA GPU 如何简化设计。

提出MacroDiff+，一种用于VLSI设计中宏布局的物理引导几何扩散框架，在ISPD2005基准测试上实现了6.1–6.2%的线长减少，具有卓越的稳定性和可扩展性。

Rule2DRC提出了一个大规模的DRC脚本合成基准，包含1000个任务和13,921个评估布局，并提出了SplitTester，它利用执行反馈来改善程序选择和功能正确性。

OpenAI 和 Broadcom 宣布了多年战略合作，共同开发和部署 10 吉瓦的定制 AI 加速器和网络系统，部署将于 2026 年中期开始，2029 年底完成。这一合作伙伴关系使 OpenAI 能够设计加速器，将前沿模型开发中的学习直接嵌入到硬件中。

对Intel 386处理器I/O电路的详细逆向工程分析，解释了它如何处理静电、闩锁效应和亚稳态以保护芯片。