标签
清华大学研究人员提出了一种有界双环自动化原理图综合框架，可将自然语言规格转换为经过验证的电力电子 KiCad 原理图。与原生大语言模型基线相比，该框架将元器件验证覆盖率从 22.2% 提升至 98.6%，并将 SPICE 仿真通过率从 0% 提升至 100%。
我们提出了 TACS-RF，这是一个由大语言模型编程智能体（Claude Opus 4.8）半自主驱动行业标准 EDA 工具的框架，用于采用 90 nm SiGe BiCMOS 工艺设计一款工作频率为 240–251 GHz 的亚太赫兹发射机，标志着射频/毫米波硬件设计向“文本到 ASIC”的未来迈出了一步。
该论文首次提出基于多目标强化学习的 LLM RTL 电路生成方法，通过 Hypervolume Contribution 奖励优化整组电路的 PPA 权衡多样性，在 RTLLM v2 基准上较单目标 RL 基线提升 14.4 个百分点的相对超体积。
siliXon 是一款新产品，能通过自然语言描述自动生成可制造的 PCB 电路板设计，其设计代理 Rocky 负责选型、布局、绘制原理图和布线，并通过工程检查后交付设计文件。
HarnessHive 是面向线束工程师的 AI 原生设计生态，将原理图、布局、BOM 和按比例输出的 formboard 集成到一个实时协作文档中，并内置 AI 助手辅助每一步设计流程。该产品在 Product Hunt 上发布。
一条推文展示了一个在 VS Code 中运行的 AI 工具链自动完成 135 元件、514 焊盘、4 层 PCB 的设计——计算元件、读取数据手册并绘制原理图，体现了 AI 正在降低硬件开发门槛。
一篇提出 AI 驱动、时序感知的芯片后布线功耗优化框架的论文，使用梯度提升模型集成对功耗修复编辑和修复动作进行排序，同时由确定性 EDA 分析把关约束。论文给出契约与预注册评估协议，但尚未报告训练模型的结果。
# 芯片设计本质上是一个巨大的组合搜索问题 一位开发者的评论文章提出了这样一个观点：**芯片设计从根本上说是一个大规模的组合搜索问题**——仅 50 万个标准单元就可能产生约 **10^2,632,341** 种排列组合，其规模远远超过围棋或蛋白质折叠。 以 50 万个标准单元计算，可供选择的排布方式大约是 10^2,632,341 种。这个数字大到难以想象：围棋的状态空间大约是 10^170，蛋白质折叠的搜索空间虽然庞大，但仍远远无法与之相比。芯片设计面对的，是一个任何暴力搜索都完全无法触及的解空间。 然而，文章的关键论点在于：**AI 并不会让芯片设计的产出变少，恰恰相反，它会让更多的定制芯片能够成功流片**。 原因很简单——AI 的价值不在于"解决"这个搜索问题，而在于**降低探索这个空间的成本**。当前，设计一颗芯片之所以昂贵，很大程度上是因为每一次设计迭代都需要大量人类专家的投入和时间。而当 AI 能够以更低的成本辅助布局布线、约束求解、架构探索与物理实现时，原本因成本过高而被放弃的定制芯片项目就会变得可行。 也就是说，AI 不是在收缩芯片设计的规模，而是在把那 10^2,632,341 种可能性中的一小部分，变成现实中能够流片的硅片。**探索空间的边际成本下降了，最终产出的定制芯片只会更多，而不是更少。**
OpenAI 与 Synopsys 宣布达成多年期合作，共同开发 GPT-Synopsys——一个经过专门训练、能原生操作 Synopsys EDA 工具以加速半导体设计的前沿模型，双方将建立收入分成与市场推广合作框架。
本文提出了群体精选策略优化（Population-Curated Policy Optimization，PCPO），一种参数化的自进化方法，通过在自生成的算法上进行训练，帮助 LLM 算法设计智能体突破上下文内进化停滞，且具备较高的样本效率。PCPO 仅在 4 个芯片案例上训练，便在 16 个 EDA 案例上超越了 OpenEvolve 和 ShinkaEvolve，用 8B 模型即可匹敌 GPT-5.5，并在 GPU kernel 设计任务上实现了平均 8.27 倍的加速。
ChipMEM 引入一个面向EDA代理的验证基础内存层，通过从经过验证的工具交互中提炼可重用技能，并使用贝叶斯统计指导将技能转移到未见过的任务中，从而提升RTL设计性能。
本文提出了TARGet，一种利用图神经网络进行射频电路功能建模的拓扑感知融合方法。与现有先进方法相比，该方法展示了更高的预测准确性和数据效率。
本文介绍ZhuLong，一个面向EDA脚本编写的执行落地LLM编码代理。它通过MCP工具实现API检索、文档检查和沙箱执行，并辅以离线API自我探索机制来推断未记录的API行为。在包含158个真实EDA任务的基准测试上，ZhuLong达到了78.5%的Pass@1，显著优于纯LLM基线。
NVIDIA正与Cadence和Synopsys合作，针对其Vera CPU优化EDA应用，在下一代CPU和GPU的芯片设计流程中实现高达1.5倍的性能提升。
RF-Agent引入了一种基于教科书的知识蒸馏流水线，创建了首个射频领域推理数据集和基准测试，证明了领域特定微调和语义检索能显著提升大语言模型在射频电路设计中的推理能力。
一次技术深度剖析，解释内存编译器是什么、如何使用位单元生成SRAM布局，以及从交叉耦合反相器到GDS拼接所涉及的设计概念。
KiCad，开源PCB EDA套件，现已通过Emergence Engineering的PCBJam在浏览器中可用，利用WebAssembly、WebGL和多线程仿真实现接近原生的性能。
SwiftCTS是一个物理信息代理框架，利用梯度提升集成和少样本校准，快速预测并帕累托优化未见设计上的时钟树指标（功耗、线长、时钟偏移），以极少的训练数据实现高精度。
Alpha-RTL (TTT-RTL) 引入了一种用于 RTL 硬件优化的测试时训练框架，利用带有 EDA 反馈的强化学习来优化 LLM 生成的设计。它在基准测试上实现了显著的 PPA 减少。