RISC-V 与浮点运算

Hacker News Top 2026/05/18 13:24 新闻

risc-v floating-point isa hardware architecture

摘要

关于 RISC-V 架构浮点功能及更新的报告。

暂无内容

查看原文

相似文章

Lobsters Hottest

本文探讨了C++代码中的中间浮点精度如何依赖于编译器设置、CPU标志和架构，尤其是在x87 FPU上，以及这如何影响性能和计算结果。

arXiv cs.CL

本文介绍了为ARCH HDL（一种面向AI模型生成的硬件描述语言）设计并端到端形式化验证IEEE-754 binary32和bfloat16算术。这些算子通过结合穷举SMT等价性检查和Lean 4证明的混合方法，被证明具有正确的舍入，并输出可综合的SystemVerilog。

X AI KOLs Following

一条推文介绍了微缩放/块量化格式（如NVFP4和MXFP4）的可视化工具，解释了这些低精度浮点数的工作原理以及它们在LLM推理中减少内存带宽需求的应用。

Hacker News Top

在 RISC-V 欧洲峰会 2026 上，Krste Asanović 宣布开放标准 ISA 状态强劲，并强调其扩展至高性能服务器级芯片，以及被 Qualcomm、Nvidia 和 Google 等主要科技公司采用。

Lobsters Hottest

一篇详细的技术文章，比较和基准测试了多种 Rust Decimal 库，涵盖了定点数与浮点数、固定精度与任意精度设计。