PICasso：一个用于硅光子器件自主优化的AI赋能设计框架

# PICasso：面向硅光子器件自主优化的AI赋能设计框架
来源：https://arxiv.org/html/2608.26113  
Deepak Vungarala<sup>1</sup>, Deniz Najafi<sup>1</sup>, Abdulrahman Aljoudi<sup>2</sup>, Zahra Ghanaatian<sup>3</sup>, Navid Khoshavi<sup>4</sup>, Gourav Datta<sup>5</sup>, Arman Roohi<sup>6</sup>, Mahdi Nikdast<sup>3</sup>, Shaahin Angizi<sup>1</sup>  
<sup>1</sup>新泽西理工学院，美国　<sup>2</sup>密歇根大学，美国　<sup>3</sup>科罗拉多州立大学，美国　<sup>4</sup>AMD，美国　<sup>5</sup>凯斯西储大学，美国　<sup>6</sup>伊利诺伊大学芝加哥分校，美国  
电子邮件：{dv336,shaahin.angizi}@njit.edu

###### 摘要

我们提出 **PICasso**，一个用于从自然语言规范自动合成、验证和优化光子集成电路（PIC）的AI辅助框架。PICasso将结构化的自然语言→YAML→GDS生成流程与PDK感知知识注入、自动化布局布线、DRC/LVS验证以及基于SAX的光子仿真相耦合。为了系统评估AI驱动的光子设计，我们引入了 **PIC-Set**，一个包含36个参数化PIC设计任务的基准测试集，涵盖核心光子原语和多组件电路。使用PIC-Set，我们在统一评估协议下对多种最先进的大型语言模型（LLM）进行了基准测试，包括新的评估指标，如结构化Spec@k（\(\mathrm{Spec}@k\)）、功能化Spec@k、优化效率和扰动下的鲁棒性。在基准测试中，PICasso相比原始LLM生成显著提高了端到端的规范满足度。在高复杂度电路上，结构化Spec@3最高达到92.7%，功能化Spec@3最高达到52%。此外，PICasso通过仿真引导的优化持续降低了电路插入损耗，平均损耗从4.98 dB降至3.25 dB（改善了1.74 dB）。这些结果表明，结构化的领域约束、物理验证和仿真反馈，将LLM从脆弱的网表生成器转变为实用的PIC设计智能体，能够生成可制造的版图，且运行时间与基于手动GUI的工作流程相比具有竞争力。  
我们的代码和数据集已发布于：https://anonymous.4open.science/r/PICasso-7D52

## I 引言

硅光子集成电路（PIC）是光互连、激光雷达和量子光子学等新兴应用的基础，预计未来五年内可寻址市场将超过70亿美元。然而，设计工具链的发展并未跟上：电路复杂度的增长速度超过了当前主导光子设计自动化（PDA）的手动、以GUI为中心的工作流程。目前的PIC设计流程与快速市场增长所要求的规模和严谨性根本脱节。当前的光子设计自动化（PDA）工具仍然主要以GUI为中心，这使得它们不适合电路扩展到数千个元素时所需的系统开发。工程师手动绘制和连接每个组件，这一过程缺乏版本控制、可复现性以及探索设计空间所必需的参数化灵活性。随着电路复杂度的增加，这种手动方法变得不可行：布局布线工作量呈超线性增长，加剧了人为错误；用于优化的参数化构建模块在图形界面中难以表达甚至无法表达；关键的是，设计、仿真和验证阶段仍然分散在不兼容的商业工具（如Lumerical、Ansys）和开源替代方案（如SAX、gdsfactory）中，迫使进行重复的手动转换，这会引入错误并延长上市时间。

大型语言模型（LLM）正日益应用于硬件设计，支持硬件描述语言（HDL）/高层次综合（HLS）代码的生成、优化和验证。如VeriGen、ChatEDA和Autochip等工作将LLM集成到RTL到GDSII的流程中，自动化断言创建，并利用仿真反馈进行精确的代码综合。AnalogCoder和SPICEPilot开创了通过上下文学习生成模拟电路的方法。在PIC设计方面，研究尚少：早期工作为PCSEL仿真生成FDTD脚本，将自然语言转换为GDSII版图。PIC-Bench最近建立了首个用于PIC设计的开源基准，提供了24个涵盖滤波器、开关和互连器件的典型电路设计任务。

虽然这些基准测试工作为标准化PIC评估迈出了重要一步，但当前基于LLM的方法仍然存在根本局限。大多数依赖于启发式提示工程、临时的试错工作流程和原始的错误修复循环，未能利用现代基础模型的推理能力。此外，现有系统仅融入了极少的领域知识，导致设计通常在语法上有效但在物理上不可实现或功能上不正确。这些局限性为下一代PDA提出了三个核心研究问题：  
**RQ1:** 在明确的光子领域知识和结构化约束引导下，LLM能在多大程度上生成功能正确的PIC设计？  
**RQ2:** 传统上高度手动的器件级优化，能否通过LLM驱动的生成和仿真引导的精修实现端到端的自动化？  
**RQ3:** 如何将器件级和电路级优化统一到一个闭环中，以在最小人工干预下实现研究级的PIC设计？  
为回答这些问题，我们在本文中提出以下贡献。

**(i)** 我们提出 **PICasso**，一个全自动的LLM辅助PIC设计框架，集成了结构化的YAML生成、PDK感知知识注入、引导验证、DRC/LVS验证和闭环再生。  
**(ii)** 我们设计了 **PIC-Set**，一个精心策划的、开源的数据集，包含超过36个参数化的组件级和电路级设计任务。  
**(iii)** 我们实现了一个自动化的两阶段优化循环，通过SAX仿真统一了器件级几何调优和电路级干涉控制，代表了首个用于PIC的端到端LLM驱动优化流程。  
**(iv)** 我们提出了评估指标：结构化和功能化Spec@k、优化效率，并使用它们在完整的PIC-Set上对几种最先进的LLM进行基准测试。

总之，PIC-Set和PICasso为评估和推动LLM驱动的PIC设计奠定了同类首创的基础。它们表明，当与结构化的领域约束和物理验证相结合时，现代LLM可以从零星生成有效设计，转变为大规模可靠地生成可制造、优化的PIC。

## II 背景

**用于硬件设计的LLM**。最近的研究展示了LLM在生成HDL和HLS设计方面的潜力。如VeriGen和ChatEDA等框架自动化了RTL到GDSII工作流程的各个阶段，而AssertLLM和UVLLM则利用专门的LLM流水线生成SystemVerilog断言，并自动化RTL验证和修复。LLM驱动的硬件生成和优化也在ChipGPT和AutoChip中进行了探索，其中仿真反馈迭代优化Verilog设计。多项工作专注于数据集和设计自动化框架。TPU-Gen和MG-Verilog引入了用于自动化硬件生成的大规模数据集，而Chip-Chat、MEV-LLM和DeepCircuitX则探索了用于RTL生成和早期PPA估算的交互式、多专家和思维链增强方法。其他系统，包括RTLLM、GPT4AIGChip和LLMCompass，进一步展示了设计生产力和架构探索的提升。尽管取得了这些进展，但提示优化、领域特定数据集、模型微调和幻觉等挑战继续限制着基于LLM的EDA流程。因此，许多工作依赖于上下文学习来提高性能。在模拟领域，AnalogCoder、SPICEPilot和Masala-CHAI代表了通过提示工程和上下文学习进行电路生成的早期尝试，而新兴方向则探索了LLM辅助的硬件范式，例如使用LIMCA的存内计算。

**自动化PIC设计**。大量工作专注于逆设计以及相关的半自动化或基于AI的PIC设计方法。例如，基于拓扑和伴随的逆设计方法已被证明能够高效探索高维器件参数空间，并产生比传统正向扫描更紧凑、性能更高的光子器件。此外，深度学习和生成模型方法（如卷积神经网络、自动编码器和强化学习框架）最近被应用于硅光子器件的逆设计，能够从目标光学功能快速映射到几何形状。为了进一步推动自动化前沿，耦合器件级和版图级的框架将制造感知的逆设计引擎与自动化布局布线工具集成，从而减少人工干预并提高PIC工作流程的可扩展性。总而言之，这些半自动化流程表明，AI驱动的、基于仿真的循环可以减少人工专家调整，并实现更广泛的设计空间探索，从而有望实现更自主的PIC设计系统。

将LLM应用于PIC设计的研究仍然稀少，只有少数初步研究涉及这一领域。文献[15]展示了使用LLM生成用于模拟光子晶体表面发射激光器（PCSEL）结构的FDTD脚本，随后通过AI优化器件参数，但其工作流程并非完全自主，严重依赖专家干预来定义规范和迭代纠正编码错误。Liu等人[19]引入了一个自动化流程，能够将自然语言描述转换为通过开源库生成GDSII版图的Python代码。虽然前景可期，但其评估仅限于七个相对简单的器件，留下了关于可扩展性和对更复杂设计泛化能力的问题。最有前景的工作，即PIC-Bench[34]，引入了用于PIC设计的开源基准，包含24个不同的光子集成电路设计问题。该框架使用最先进的商业LLM进行评估，展示了相对可接受的语法正确率；然而，功能结果非常不令人满意。在应用某些限制的情况下，Gemini 1.5 Pro的功能得分在Pass@1中从8.33%提高到21.67%，在Pass@5中最好情况下从12.50%提高到37.50%。

参见标题 图1：PICasso框架。
## III PICasso

PICasso框架（图1）提供了一个自动化的、约束驱动的合成流水线，将高级光子意图映射到可制造的、符合PDK的版图。其设计基于两个核心原则：**(i)** *提示约束生成*，即LLM接收一个结构化的、领域知情的规范，将其输出空间限制为有效的光子电路；以及**(ii)** *反馈驱动精修*，即语法、语义和物理违规被自动识别并转换为校正约束用于迭代再生。这些机制共同弥合了自然语言电路描述与经过物理验证的光子实现之间的鸿沟。流水线中使用的定量评估指标摘要见第IV节。

### III-A 框架

如图1所示，合成过程从用户定义的电路功能、互连以及可选的性能目标（如插入损耗或分光比）描述开始。该规范通过*知识注入模块*进行增强，该模块为LLM提供形式化的YAML语法规则、来自目标PDK的有效组件和端口定义、通过`inspect.signature`获得的可接受参数集、间距要求，以及一个精心策划的典型设计示例库。注入还列举了常见故障模式——如非法端口名称、无效的MMI参数和不足的间距——从而将LLM约束为生成晶圆厂兼容的网表，而非自由形式的版图。

专用的*引导提示*对每个生成的YAML文件执行预执行验证。该验证器强制执行严格的仅ASCII格式、YAML模式合规性、正确的参数使用、端口名称一致性、遵守最小间距规则以及布局布线指令的完整性。此阶段遇到的任何违规都会被提取、提炼成简洁的诊断信息，并附加到引导提示中，形成一个自适应修复循环，该循环在本地合成运行期间持续存在，同时保持可读性和提示稳定性。

一旦YAML网表通过引导验证，它将使用`gf.read.from_yaml()`进行编译，该函数实例化所有组件，执行几何布局，并调用gdsfactory的自动布线引擎。布线器生成符合制造要求的波导路径，遵守弯曲半径限制、横截面约束和PDK定义的间距规则，利用系统级的...