台积电称能源使用迫使重新思考AI芯片设计

# 台积电：能耗压力迫使AI芯片设计思路转向 来源：https://wtvbam.com/2026/05/28/energy-use-forcing-rethink-of-ai-chip-design-tsmc-says/ 作者：Toby Sterling 阿姆斯特丹，5月28日（路透社）——台积电一位高级主管周四表示，人工智能带来的电力需求激增，正使能效而非计算能力成为制约未来芯片发展的主要因素。 业务开发资深副总裁Kevin Zhang指出，从智能手机到AI数据中心，客户越来越倾向于优先考虑不推高功耗的性能提升，因为运营商正面临电力成本和可用性的挑战。 "客户最希望提升的领域就是能效。这一点普遍适用，无论你是边缘设备、智能手机、移动设备、物联网应用，还是高性能AI数据中心，"Zhang在阿姆斯特丹的一次会议上对记者表示。 这一转变标志着半导体行业迎来更广泛的转折点：单纯在芯片上集成更多晶体管，已不足以维持高能耗AI工作负载的性能增长。 全球最大芯片代工商台积电为Nvidia和AMD制造AI芯片，同时也为Google、Amazon、Meta和Microsoft等主要云公司生产定制AI处理器。 Zhang表示，晶体管密度的提升仍是台积电技术路线图的核心，但其他方法——如先进封装、芯片堆叠和光子学——对提升能效正变得越来越重要。 他指出，台积电预计其芯片在从当前N2技术到计划2028年左右推出的A14代之间，功耗将降低高达30%，同时计算性能提升超过20%。 此番言论发表之际，竞争对手也在探索其他方式以持续提升芯片性能。 中国竞争对手华为本周发布了其"Tau Scaling Law"计划，旨在通过加速芯片内部数据传输来提升性能。 "这个概念在行业中已经存在了足够长的时间，"Zhang表示，并认为这在很大程度上依赖于更紧密地集成组件，例如通过3D堆叠。 华为的做法反映了中国公司面临的限制——美国主导的出口管制禁止它们获取荷兰ASML制造的极紫外（EUV）光刻机，这些先进工具用于印制更小的电路。 作为ASML EUV系统的主要买家，台积电在4月表示将推迟数年采用下一代技术，这突显出对于其即将推出的AI芯片代际，提升能效的设计特性比缩小电路更为紧迫。 （报道：Toby Sterling；编辑：Elaine Hardcastle）