logic-scaling

三星在2026年VLSI研讨会上展示了首款具有三重纳米片沟道的3D堆叠FET，栅极间距为42nm，获得高度评价，突显了用于先进逻辑缩放的新型垂直晶体管架构。