transistor

三星在2026年VLSI研讨会上展示了首款具有三重纳米片沟道的3D堆叠FET，栅极间距为42nm，获得高度评价，突显了用于先进逻辑缩放的新型垂直晶体管架构。

浦项科技大学（POSTECH）的研究人员开发出一种氧化锌-碲晶体管，该器件能在单个设备中执行多种电路功能，将晶体管需求降低75%，处理速度提升四倍，在紧凑型AI硬件和可穿戴电子设备中具有潜在应用。