氧化锌-碲半导体将芯片复杂度降低75%
摘要
浦项科技大学(POSTECH)的研究人员开发出一种氧化锌-碲晶体管,该器件能在单个设备中执行多种电路功能,将晶体管需求降低75%,处理速度提升四倍,在紧凑型AI硬件和可穿戴电子设备中具有潜在应用。
暂无内容
查看缓存全文
缓存时间: 2026/06/08 03:34
# 氧化锌-碲半导体将芯片复杂度降低75%
来源:https://interestingengineering.com/innovation/semiconductor-device-cuts-transistor-count
芯片制造商面临着艰难的平衡。消费者希望拥有更智能、具备更快AI功能的设备,同时也期望这些设备保持小巧、凉爽且节能。如今,工程师们将比几十年前整台计算机更强大的计算能力,塞进了手表、耳机和紧凑型传感器中。
韩国的一个研究团队认为,他们找到了缓解这一压力的方法。浦项科技大学(POSTECH)的科学家们开发出一种半导体器件,它可以独立执行多种电路操作。这种设计有望简化未来芯片,同时为AI驱动的电子产品提供更快的处理速度。
## 重新思考晶体管设计
该项目致力于减少现代芯片所需的组件数量。大多数半导体系统将计算任务分散到许多晶体管和电路中。随着设备变得越来越先进,这种复杂性也在持续增长。
Byoung Hun Lee教授和Jae Hyeon Jun博士领导了该研究团队,提出了这种新方法。研究人员没有增加更多组件,而是重新设计了晶体管本身,使其能够同时处理多种功能。
该团队使用氧化锌和碲来制造这种器件。这两种材料可以在相对较低的温度下形成半导体薄膜。这一特性使制造商在将额外电路堆叠到现有芯片上时拥有更大的灵活性。
现代半导体生产限制了后续制造阶段的热暴露,因为过高的温度会损坏先前构建的结构。因此,能在约392华氏度(约200摄氏度)以下工作的材料,对于下一代芯片封装可能变得非常有价值。
## 打破常规电流流动
这种晶体管的行为也与传统的半导体器件不同。在大多数芯片中,电流会随着电压升高而稳步增加。而POSTECH的器件并非如此。
研究人员将晶体管设计成能够产生负微分跨导(NDT)。在这种状态下,即使电压持续升高,电流也会暂时下降。该团队随后实现了双NDT效应,即同一器件内电流下降两次。
这种不寻常的行为赋予了晶体管更强的信号处理灵活性。该效应取决于氧化锌层和碲层在结构内部的重叠程度。
较小的重叠会产生一次电流转变。较大的重叠则会同时引发侧向和垂直方向的电流运动。这种相互作用产生两个电流峰值,使晶体管能够单独处理更高级的电路功能。
## 更小的芯片,更快的速度
为了演示这种设计,研究人员构建了一个倍频器(四倍频器)。该电路将一个输入信号转换为四个输出信号。传统的半导体布局通常需要多个晶体管来执行此操作。
而POSTECH的设计仅用一个晶体管就完成了任务。研究人员表示,这种方法将晶体管需求降低了75%。电路测试还显示,在单个信号周期内,数据处理速度提高了四倍。
研究人员认为,这项技术有助于为紧凑型AI硬件、可穿戴电子设备以及高密度三维芯片系统提供动力。
“这项研究表明,在单个器件层面实现复杂电路功能是可能的,”Lee表示。
韩国科学技术信息通信部和韩国国家研究基金会资助了这项研究。该研究成果发表在《先进功能材料》期刊上。
### 推荐文章
Blueprint
获取最新的工程、科技、太空与科学资讯——每日直达您的收件箱。
Aamir 是一位资深科技记者,曾在 Exhibit Magazine、Republic World 和 PR Newswire 任职。他热衷于一切科技与科学,多年来致力于解读最新创新,并探索它们如何塑造行业、生活方式以及人类的未来。
相似文章
将分子转化为可靠的电子器件
MIT研究人员开发了一种可扩展的制造技术,能够在不损坏易碎分子材料的情况下将其集成到电子器件中,该技术结合了传统半导体制造与自组装。该方法已在1000多个器件上得到验证,并发表在《自然·纳米技术》上,有望推动下一代计算、光子学和量子技术。
硅振荡器解决计算机问题,速度比半导体快成千上万倍
新研究表明,硅振荡器解决复杂计算问题的速度比传统基于半导体的数字计算机呈指数级提升。
IBM新型‘公寓楼’设计用于微型芯片
IBM宣布了一项突破性的芯片架构,名为NanoStack,实现了亚1纳米节点(0.7nm),在指甲盖大小的芯片上集成了近1000亿个晶体管,性能比其2nm芯片提升50%,能效提升70%。
构建芯片的新方法:顺序堆叠硅片以延续摩尔定律
伊利诺伊大学的研究人员展示了一种可扩展的方法,可在严格的热预算内顺序堆叠高性能硅电路,实现单片三维集成,这有望超越传统晶体管微缩,延续摩尔定律。
台积电称能源使用迫使重新思考AI芯片设计
台积电高级副总裁表示,能源效率现已超过原始计算能力,成为AI芯片设计的主要限制因素。这一转变正在推动晶体管密度、先进封装和芯片堆叠方面的变化,以降低功耗。