面向边缘设备低延迟脑电图分类的可微分逻辑门网络
摘要
本文介绍了可微分逻辑门网络(Diff-Logic)作为传统神经网络的一种硬件原生替代方案,用于边缘设备上的实时脑电图分类,在显著降低延迟和模型大小的同时实现了有竞争力的性能。
查看缓存全文
缓存时间: 2026/07/24 05:06
论文页面 - 面向边缘设备低延迟脑电分类的可微分逻辑门网络
来源:https://huggingface.co/papers/2607.18149
摘要
在边缘设备上对脑电图(EEG)进行实时分类,其瓶颈在于传统神经网络所需的浮点运算。我们研究了可微分逻辑门网络(Diff-Logic)这一硬件原生替代方案,它能将模型编译为纯布尔电路,并通过CPU的按位运算执行。通过在跨越两项分类任务(二分类痴呆检测和三分类情绪识别)的四个EEG数据集上进行严格的等参数实验,我们在四个复杂度层级(5万-50万参数)上,将Diff-Logic与同等容量的多层感知器(MLP)和二元神经网络(BNN)基线进行了对比。在痴呆筛查任务中,Diff-Logic取得了80.2%的宏F1分数,比MLP基线高出6.8%。在情绪识别任务中,MLP保持了适度的性能优势,但在部署到功耗受限(7W)的Nvidia Jetson Orin Nano CPU(单核)上时,其延迟高出2.3倍,模型大小高出14倍。关键的是,Diff-Logic的推理时间在模型规模增大10倍的情况下几乎保持不变,在最大复杂度层级上相比MLP实现了2.9倍的峰值加速。我们的结果表明,基于逻辑的神经架构是资源受限型脑机接口的一种实用范式,它能在满足便携式边缘部署的延迟和内存约束的同时,达到具有竞争力或更优的性能。代码已开源在GitHub:https://github.com/Shyamal-Dharia/eeg-difflogic
查看arXiv页面 (https://arxiv.org/abs/2607.18149)查看PDF (https://arxiv.org/pdf/2607.18149)GitHub2 (https://github.com/Shyamal-Dharia/eeg-difflogic)添加到收藏 (https://huggingface.co/login?next=%2Fpapers%2F2607.18149)
在您的Agent中获取此论文:
hf papers read 2607.18149
没有最新CLI?curl -LsSf https://hf.co/cli/install.sh | bash
引用此论文的模型0
没有模型关联此论文
请在模型README.md中引用 arxiv.org/abs/2607.18149 以从此页面建立链接。
引用此论文的数据集0
没有数据集关联此论文
请在数据集README.md中引用 arxiv.org/abs/2607.18149 以从此页面建立链接。
引用此论文的Space0
没有Space关联此论文
请在Space README.md中引用 arxiv.org/abs/2607.18149 以从此页面建立链接。
包含此论文的收藏集0
没有收藏集包含此论文
请将此论文添加到一个收藏集 (https://huggingface.co/new-collection) 以从此页面建立链接。
相似文章
Collate:面向延迟关键边缘系统的协作神经网络学习
介绍Collate,一种面向协作神经网络学习的训练框架,可处理具有延迟约束的异构边缘设备,以最小开销实现精度提升。
面向边缘系统的延迟约束DNN架构学习:使用Zerorized Batch Normalization
本文提出了一种面向延迟的神经网络学习方法,使用Zerorized Batch Normalization优化严格延迟约束下边缘系统的DNN架构。实验表明,在NVIDIA Jetson设备上,该方法在精度损失极小的情况下显著降低了延迟。
关于逻辑门网络的深度可扩展性
本文指出了逻辑门网络无法从深度增加中受益的两个原因,并提出了输入锚定逻辑门网络(IALGNs),该方法使每一层都基于原始输入进行条件化,实现了超过100层的持续深度精度提升。
缩减穿戴设备上脑电图分析深度学习模型的复杂度
本文研究了通过应用参数量化和电极缩减技术来降低深度神经网络在穿戴设备上进行脑电图(EEG)分析时的计算复杂度,并以癫痫发作检测为例,展示了在精度损失极小的情况下显著降低复杂度的效果。
EvoLP:面向实时边缘系统模型压缩的自进化延迟预测器
EvoLP 是一种面向边缘设备上神经网络模型的自进化延迟预测器,旨在指导模型压缩同时满足严格的延迟约束。它在多个边缘设备和模型变体上均优于先前的方法。