@Huawei: 什么是LogicFolding？对于电路设计，它激进地压缩相邻触发器之间的传播时间，缩短关键路径…
摘要
Huawei讨论了LogicFolding技术，该技术压缩电路设计中相邻触发器之间的传播时间，缩短关键路径并使芯片运行更快。该公司预计其高端芯片到2031年将实现相当于14 Å（1.4纳米）工艺的晶体管密度。
什么是LogicFolding？对于电路设计，它激进地压缩相邻触发器之间的传播时间，缩短关键路径并让芯片运行更快。HUAWEI高端芯片预计到2031年将采用相当于14Å（1.4纳米）工艺的晶体管密度。https://t.co/IfFpmrYNC8
查看缓存全文
缓存时间: 2026/05/27 01:16
什么是LogicFolding？在电路设计中，它能够大幅压缩相邻触发器之间的传播时间，收紧关键路径，从而使芯片运行更快。华为高端芯片预计到2031年将采用等效于14 Å（1.4纳米）工艺的晶体管密度。https://t.co/IfFpmrYNC8
相似文章
构建芯片的新方法：顺序堆叠硅片以延续摩尔定律
伊利诺伊大学的研究人员展示了一种可扩展的方法，可在严格的热预算内顺序堆叠高性能硅电路，实现单片三维集成，这有望超越传统晶体管微缩，延续摩尔定律。
又一个‘DeepSeek时刻’？分析师称华为里程碑改变中国芯片竞赛轨迹
华为推出Tau缩放定律，这是一种绕过美国制裁的芯片架构变通方案，旨在到2031年实现相当于1.4纳米工艺的晶体管密度，标志着中国半导体自给自足迈出重要一步，并改变了与华盛顿的技术竞争格局。
面向LLM智能体的确定性折叠：无需LLM压缩的连续性
Context Warp Drive 是一个面向LLM智能体的开源库，它使用确定性折叠来管理长上下文窗口，无需基于LLM的摘要，从而实现高效、缓存友好的智能体连续性。
IBM发布了芯片技术，或可将摩尔定律再延长十年
IBM推出了一种名为nanostack的新型芯片架构，该架构将晶体管垂直堆叠成两层，晶体管密度是此前技术的两倍。这一突破可能将摩尔定律再延长十年，并使芯片性能提升50%、能效提升70%。
Hot Chips 2026：三星与HBM基板芯片机遇
在Hot Chips 2026上，三星展示了在将HBM基板芯片升级至逻辑节点后，利用其闲置区域的机遇，包括集成存储器控制器以优化PHY面积和功耗等阶段。