拾取与放置:碳纳米管纳米组装工艺
摘要
C12 推出 Pick & Place 专利纳米组装工艺,可精确地将碳纳米管放置在量子芯片上,从而大幅提升制造吞吐量——在四个月内组装 50 个器件,而此前需要一年——并实现可扩展的多量子比特集成。
暂无内容
查看缓存全文
缓存时间: 2026/06/10 20:47
# C12 推出 Pick & Place:一种纳米组装工艺,旨在规模化生产碳纳米管量子芯片
来源:https://www.c12qe.com/news/pick-and-place-carbon-nanotube-quantum-chip-manufacturing
*C12 今日宣布 Pick & Place,这是一种获得专利的纳米组装工艺,能够以微米级精度将单个碳纳米管转移至量子芯片上。*
Pick & Place 是 C12 实现碳纳米管量子处理器规模化制造的核心技术基石。一根碳纳米管比头发丝细10万倍。将一根碳纳米管放置在芯片上,相当于在巴黎大小的表面上放置一根头发,精度在几个街区之内。通过引入一个中间组装步骤,将纳米管生长与芯片制造解耦,该工艺为 C12 的制造流程带来了显著更高的灵活性和模块化程度,同时解决了量子硬件制造中最棘手的挑战之一:量子比特变异性。
碳纳米管与人类头发的尺寸对比——细10万倍
该工艺使 C12 能够在集成前预选和质检单个碳纳米管,从而实现更严格的工艺控制,并保证组装器件的质量。目前,C12 是唯一一家能够在量子比特层面通过电学预筛选做到这一点的公司。
吞吐量数据清晰地反映了工艺成熟度的跨越式提升。随着工艺现已精简并实现部分自动化,**C12 在过去四周内组装了50个器件**。而使用先前的方法,组装同等数量的器件需要2025年一整年的时间。
## 制造吞吐量的跨越式提升
这一新的制造方法还实现了多量子比特结构的规模化集成。**C12 的高密度芯片在一块芯片上集成了17个量子器件**,打破了碳纳米管数量低的天花板,目前仅受限于芯片上器件的当前密度。该高密度芯片由 Pierre Desjardins 在旧金山 Q2B 会议上首次公布,它证明了多纳米管精确集成不仅可行且可重复,同时 C12 继续完善其高性能单/双量子比特基础模块。
> *“Pick & Place 直接借鉴了先进半导体封装中使用的技术,相同的概念实现了极高的吞吐量集成。我们将其适配到纳米尺度,以实现碳纳米管的确定性组装,为量子芯片制造开辟了同样的长期机遇。”——C12 联合创始人、董事长兼首席技术官 Matthieu Desjardins*
除了技术里程碑之外,这项技术还为 C12 的知识产权组合增添了重要新层级,其现有专利涵盖量子比特控制、碳纳米管生长和量子器件架构。
## 为技术路线图构建基础设施
本次公告紧随 C12 于2026年4月发布的技术路线图(http://www.c12qe.com/roadmap),该路线图规划了从 Aïdôs(2027年)到 Panopeia(2033年)的四代处理器,从第一个逻辑量子比特扩展到实用化规模超过10万个物理量子比特。可重复制造是路线图必须解决的核心挑战之一。Pick & Place 是 C12 的答案,现已建成并投入运行。
这一里程碑完成了更广泛的进展序列:通过《Nature Communications》(https://www.nature.com/articles/s41467-025-60952-6)论文验证了材料基础;通过与 QC Design(https://www.c12qe.com/news/c12-partners-with-qc-design-and-adopts-plaquette-to-accelerate-towards-fault-tolerant-quantum-computing-with-carbon-nanotubes)合作获得了纠错工具;通过集成 Classiq(https://www.c12qe.com/news/c12-classiq-partner-to-accelerate-access-to-spin-qubit-quantum-computing)将硬件连接至企业软件生态系统。执行路线图所需的制造基础设施现已就位。
相似文章
IBM新型‘公寓楼’设计用于微型芯片
IBM宣布了一项突破性的芯片架构,名为NanoStack,实现了亚1纳米节点(0.7nm),在指甲盖大小的芯片上集成了近1000亿个晶体管,性能比其2nm芯片提升50%,能效提升70%。
使用高NA EUV光刻的量子点量子比特
imec展示了世界上首个采用高NA EUV光刻制造的量子点量子比特器件,实现了量子比特控制栅极之间的纳米级间隙,为硅基量子计算机的工业规模化铺平了道路。
构建芯片的新方法:顺序堆叠硅片以延续摩尔定律
伊利诺伊大学的研究人员展示了一种可扩展的方法,可在严格的热预算内顺序堆叠高性能硅电路,实现单片三维集成,这有望超越传统晶体管微缩,延续摩尔定律。
IBM发布了芯片技术,或可将摩尔定律再延长十年
IBM推出了一种名为nanostack的新型芯片架构,该架构将晶体管垂直堆叠成两层,晶体管密度是此前技术的两倍。这一突破可能将摩尔定律再延长十年,并使芯片性能提升50%、能效提升70%。
IBM声称全球首款亚1纳米芯片技术
IBM宣布了一种新的纳米堆栈晶体管架构,可实现亚1纳米节点芯片,为AI数据中心带来显著的性能和能效提升。