IBM声称全球首款亚1纳米芯片技术

# IBM 声称研发出全球首款亚1纳米芯片技术 来源：https://arstechnica.com/gadgets/2026/06/ibm-claims-worlds-first-sub-1-nanometer-chip-technology/ 跳到主要内容 (https://arstechnica.com/gadgets/2026/06/ibm-claims-worlds-first-sub-1-nanometer-chip-technology/#main) IBM 的纳米堆叠晶体管可提升芯片性能或能效。 研究人员手持 IBM 的亚 1nm 节点芯片。图片来源：IBM IBM 的一种全新芯片架构，能够在指甲盖大小的芯片上集成近 1000 亿个晶体管——其晶体管密度几乎是该公司上一代芯片技术的两倍。由此带来的芯片计算性能和能效提升，源于 IBM 所称的面向 AI 数据中心的“全球首款亚 1 纳米芯片技术”。 “这不仅仅是一次渐进式的改进，而是一次有意义的飞跃。” IBM 研究院院长兼 IBM 院士 Jay Gambetta (https://research.ibm.com/people/jay-gambetta) 在一次媒体简报会上表示。他将这项新芯片技术描述为“指向一个未来，计算能力将大幅提升，而能耗不会相应增加”。 需要厘清一下“全球首款亚 1 纳米芯片技术”的含义，因为由于各种物理限制，要制造出晶体管及其他特征尺寸小于 1 纳米的可靠功能芯片是不切实际的。相反，IBM 基本上是在宣称，其新的“纳米堆叠”架构能够提供那种只有当理论上存在物理特征尺寸小于 1 纳米的芯片时才能实现的计算性能提升。 具体来说，IBM 描述其新芯片技术是建立在 0.7 纳米节点上，并将其命名为 7 埃节点，因为 1 纳米等于 10 埃。 但请记住，这些节点编号与 IBM 芯片特征的实际物理尺寸毫无关系。早期几代芯片 (https://spectrum.ieee.org/a-better-way-to-measure-progress-in-semiconductors)（开发于 20 世纪 70 年代和 80 年代）的物理特征尺寸与其芯片技术节点或工艺名称中的数字相匹配——例如在 180 纳米节点制造的芯片——但几十年来情况已并非如此，对于采用 3 纳米或 2 纳米工艺制造的最新芯片世代来说更是如此。 为了克服现代芯片设计者面临的物理微缩极限，IBM 的新纳米堆叠架构采用交错布局垂直堆叠晶体管，从而在相同芯片空间内封装更多晶体管。纳米堆叠架构建立在公司此前开发的纳米片晶体管 (https://research.ibm.com/blog/2-nm-chip) 之上，该技术为其于 2021 年推出的 2 纳米芯片节点 (https://arstechnica.com/gadgets/2021/05/ibm-creates-the-worlds-first-2-nm-chip/) 铺平了道路。 IBM 纳米堆叠架构的基本单元由两个堆叠并键合在一起的晶体管组成。每个晶体管包含三个纳米片，每个厚度为 5 纳米，相当于约 15 行硅原子。每个纳米片之间还有约 9 纳米的间距。 ## AI 时代的性能提升 根据 IBM 发布的技术报告预测，与上一代 2 纳米节点芯片相比，纳米堆叠架构可带来 50% 的计算性能提升或 70% 的能效提升。该公司在日本京都举行的 2025 年 IEEE VLSI 技术与电路研讨会上介绍了其纳米堆叠晶体管架构 (https://ieeexplore.ieee.org/document/11074866)。 IBM 研究人员还展示了纳米堆叠架构如何在 VLSI 2026 研讨会 (https://www.vlsisymposium.org/) 期间为静态随机存取存储器 (SRAM) 提供 40% 的微缩改进 (https://vlsi26.mapyourshow.com/8_0/sessions/session-details.cfm?ScheduleID=338&)。SRAM 支持快速但能耗较高的读写操作，这在许多 AI 应用中至关重要。 存储器方面的改进得益于芯片 SRAM 位单元（由六个晶体管组成的存储单元）的交错沟道设计，该设计将单元高度减少了 40%，从而能在相同芯片空间内集成更多 SRAM。 这对于希望支持 AI 工作负载的芯片设计师来说可能是个好消息，因为近年来几代芯片技术中 SRAM 的微缩已大幅下降 (https://semiengineering.com/sram-scaling-issues-and-what-comes-next/)。例如，Gambetta 解释道，从 3 纳米芯片代际到 2 纳米芯片代际，SRAM 微缩仅改善了百分之几。 “实现 40% 的进步最终将在 AI 工作流中实现产业化，这些工作流需要更高的带宽和更高的效率，”Gambetta 表示。 ## 亚 1 纳米节点的路线图 作为一家从事芯片技术研究的公司，IBM 并不制造可能用于 AI 数据中心 (https://arstechnica.com/tag/data-center/) 或消费设备的商用芯片。相反，IBM 已与半导体公司（例如日本的 Rapidus）合作，大规模生产 (https://research.ibm.com/blog/rapidus-ibm-move-closer-to-scaling-out-2-nm-chip-production) 其基于纳米片架构的上一代 2 纳米节点芯片，或与韩国的 Samsung (https://arstechnica.com/tag/samsung-2/) 合作将相关技术商业化 (https://newsroom.ibm.com/2021-12-14-IBM-and-Samsung-Unveil-Semiconductor-Breakthrough-That-Defies-Conventional-Design)。 其他公司在没有直接合作的情况下也跟进并拓展了 IBM 的开创性工作。例如，台湾的 TSMC (https://arstechnica.com/tag/tsmc/) 独立开发了纳米片晶体管，用于其专有的 2 纳米节点技术 (https://www.tsmc.com/english/dedicatedFoundry/technology/logic/l_2nm)。 “纳米片已成为下一代晶体管微缩的基础，” IBM 半导体全球研发副总裁兼 IBM 研究院成员 Bu Huiming (https://research.ibm.com/people/huiming-bu) 在媒体简报会上表示。“如今，所有领先代工厂在大多数 3 纳米芯片和所有 2 纳米芯片中都采用了纳米片技术。” IBM 拒绝透露可能与之合作将最新的亚 1 纳米节点技术商业化的具体公司名称。但 Bu 预计，采用最新纳米堆叠架构、在亚 1 纳米节点制造的商用芯片最早可能在未来五年内开始生产，最有可能在十年内实现。 “它将取代纳米片，成为领先代工厂今天的主流技术，无论是 CPU 还是 GPU，” Bu 表示。“在十年内，这将成为我们发明并帮助行业转型的又一项主流技术。” Jeremy Hsu 的照片 (https://arstechnica.com/author/jeremyhsu/) Jeremy Hsu 是一名记者，探索深科技和 AI 领域的广泛话题。他曾为 New Scientist、Scientific American、IEEE Spectrum、Wired、Undark Magazine 和 MIT Tech Review 等多家出版物撰稿，内容涉及深度伪造、数据中心、无人机、电池技术、机器人技术和 GPS 干扰等。他还拥有纽约大学新闻学硕士学位，以及宾夕法尼亚大学科学史与科学社会学学士学位（辅修英语）。 6 条评论 (https://arstechnica.com/gadgets/2026/06/ibm-claims-worlds-first-sub-1-nanometer-chip-technology/#comments) 1. “热门阅读”中第一篇故事的列表图片：白宫应用自动下载到政府手机，无法卸载 (https://arstechnica.com/tech-policy/2026/06/white-house-app-auto-downloads-to-government-phones-cant-be-uninstalled/)